電子類面試題[共33頁]

《電子類面試題[共33頁]》由會(huì)員分享，可在線閱讀，更多相關(guān)《電子類面試題[共33頁]（34頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、數(shù)字電路 1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 2、什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。 3、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試） 線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不用 oc門可能使灌電流過大，而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。 4、什么是Setup 和Holdup時(shí)間？（漢王筆試） 5、setup和holdup時(shí)間,區(qū)別.（南山之橋） 6、解釋setup time和hold time的定義和

2、在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知） 7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。（威盛VIA 2003.11.06 上海筆試試題） Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā) 器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上 升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè) 數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不

3、變的時(shí)間。如果hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。 建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信 號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如 果不滿足建立和保持時(shí)間的話，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn) metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí) 間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。 8、說說對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微 電子） 9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？

4、怎樣判斷？如何消除？（漢王筆試） 在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致 叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決 方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。 10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之 間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需 要在輸出端口加一上拉電阻接到5V或者12V。 11

5、、如何解決亞穩(wěn)態(tài)。（飛利浦－大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞 穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平 上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無 用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。 12、IC設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋） 13、MOORE 與 MEELEY狀態(tài)機(jī)的特征。（南山之橋） 14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。（南山之橋） 15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范

6、圍。（飛利浦－大唐筆試） Delay < period - setup – hold 16、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延 遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華 為） 17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決 定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛VIA 2003.11.06 上海筆試試題） 18、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA 2003.11.06 上海筆試試題） 19、一個(gè)四

7、級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善timing。（威盛VIA 2003.11.06 上海筆試試題） 20、給出一個(gè)門級(jí)的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入， 使得輸出依賴于關(guān)鍵路徑。（未知） 21、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)），全加器等等。（未知） 22、卡諾圖寫出邏輯表達(dá)使。（威盛VIA 2003.11.06 上海筆試試題） 23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverte

8、r schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛筆試題circuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,pleas

9、e define the ration of channel width of PMOS and NMOS and explain? 26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子） 27、用mos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試） 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威

10、盛筆試題circuit design-beijing-03.11.09） 29、畫出NOT,NAND,NOR的符號(hào)，真值表，還有transistor level的電路。（Infineon筆 試） 30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題） 31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦－大唐筆試） 32、畫出Y=A*B+C的cmos電路圖。（科廣試題） 33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦－大唐筆試） 34、畫出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C(D+E)。（仕蘭微電

11、子） 35、利用4選1實(shí)現(xiàn)F(x,y,z)=xz+yz。（未知） 36、給一個(gè)表達(dá)式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化 簡）。 37、給出一個(gè)簡單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。 （Infineon筆試） 38、為了實(shí)現(xiàn)邏輯（A XOR B）OR （C AND D），請(qǐng)選用以下邏輯中的一種，并說明為什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知） 39、用與非門等設(shè)計(jì)全加法器。（華為） 40、給出兩個(gè)門電路讓你分析異同。（華為） 41、

12、用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為…（仕蘭微電子） 42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0 多，那么F輸出為1，否則F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知） 43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試） 44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試） 45、用邏輯們畫出D觸發(fā)器。（威盛VIA 2003.11.06 上海筆試試題） 46、畫出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛） 47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知） 48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬

13、件面試） 49、簡述latch和filp-flop的異同。（未知） 50、LATCH和DFF的概念和區(qū)別。（未知） 51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。 （南山之橋） 52、用D觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。（華為） 53、請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試） 54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？ 56、用fil

14、p-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出 carryout和next-stage. （未知） 57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為） 58、實(shí)現(xiàn)N位Johnson Counter,N=5。（南山之橋） 59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭 微電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知） 61、BLOCKING NONBLOCKING 賦值的區(qū)別。（南山之橋） 62、寫異步D觸發(fā)器的verilog module。（揚(yáng)智電子筆試）

15、 模擬電路 1基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） 基爾霍夫電流定律是一個(gè)電荷守恒定律,即在一個(gè)電路中流入一個(gè)節(jié)點(diǎn)的電荷與流出同一個(gè) 節(jié)點(diǎn)的電荷相等. 基爾霍夫電壓定律是一個(gè)能量守恒定律,即在一個(gè)回路中回路電壓之和為零. 2、平板電容公式(C=εS/4πkd)。（未知） 3、最基本的如三極管曲線特性。（未知） 4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子） 5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋 的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線 性失真，有效地?cái)U(kuò)展放大器的通頻帶，

16、自動(dòng)調(diào)節(jié)作用）（未知） 6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子） 7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知） 8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸） 9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺點(diǎn)， 特別是廣泛采用差分結(jié)構(gòu)的原因。（未知） 10、給出一差分電路，告訴其輸出電壓Y 和Y-,求共模分量和差模分量。（未知） 11、畫差放的兩個(gè)輸入管。（凹凸） 12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級(jí)的 運(yùn)放電路。（仕蘭微電

17、子） 13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知） 14、給出一個(gè)簡單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的rise/fall時(shí)間。(Infineon筆試試題) 15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓 ，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器 。當(dāng)RC

18、上海筆試試題） 19、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善timing。（威盛VIA2003.11.06 上海筆試試題） 20、給出一個(gè)門級(jí)的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入， 使得輸出依賴于關(guān)鍵路徑。（未知） 21、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)），全加器等等。（未知） 22、卡諾圖寫出邏輯表達(dá)使。（威盛VIA 2003.11.06 上海筆試試題） 23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please

19、show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題c ircuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance ri

20、se and fall time,please define th e ration of channel of PMOS and NMOS and explain? 26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子） 27、用mos管搭出一個(gè)二輸入與非門。（揚(yáng)智電子筆試） 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster res0824ponse for output rising e

21、dge.(less delay time)。（威盛筆試題circuit design-beijing-03.11.09） 29、畫出NOT,NAND,NOR的符號(hào)，真值表，還有transistor level的電路。（Infineon筆試 ） 30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題） 31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦－大唐筆試） 32、畫出Y=A*B C的cmos電路圖。（科廣試題） 33、用邏輯們和cmos電路實(shí)現(xiàn)ab cd。（飛利浦－大唐筆試） 34、畫出CMO

22、S電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B C(D E)。（仕蘭微電子） 35、利用4選1實(shí)現(xiàn)F(x,y,z)=xz yz’。（未知） 36、給一個(gè)表達(dá)式f=xxxx xxxx xxxxx xxxx用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化簡） 。 37、給出一個(gè)簡單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。（ Infineon筆試） 38、為了實(shí)現(xiàn)邏輯（A XOR B）OR （C AND D），請(qǐng)選用以下邏輯中的一種，并說明為什么 ？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知） 39、用與非門等設(shè)

23、計(jì)全加法器。（華為） 40、給出兩個(gè)門電路讓你分析異同。（華為） 41、用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為…（仕蘭微電子） 42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0 多，那么F輸出為1，否則F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知） 43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試） 44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試） 45、用邏輯們畫出D觸發(fā)器。（威盛VIA 2003.11.06 上海筆試試題） 46、畫出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛） 47、

24、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知） 48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試） 49、簡述latch和filp-flop的異同。（未知） 50、LATCH和DFF的概念和區(qū)別。（未知） 51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。 （南山之橋） 52、用D觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。（華為） 53、請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試） 54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 55、How many flip-flop circ

25、uits are needed to divide by 16? (Intel) 16分頻？ 56、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出 carryout和next-stage. （未知） 57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為） 58、實(shí)現(xiàn)N位Johnson Counter,N=5。（南山之橋） 59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭微 電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知） 61、BLOCKING

26、NONBLOCKING 賦值的區(qū)別。（南山之橋） 62、寫異步D觸發(fā)器的verilog module。（揚(yáng)智電子筆試） module dff8(clk , res0824et, d, q); input clk; input res0824et; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge res0824et) if(res0824et) q <= 0; else q <= d; endmodule 63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的

27、Verilog描述？ （漢王筆試） module divide2( clk , clk_o, res0824et); input clk , res0824et; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge res0824et) if ( res0824et) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重

28、要，請(qǐng)問：a) 你所知道的可編程邏輯器件 有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。（漢王筆試） PAL，PLD，CPLD，F(xiàn)PGA。 module dff8(clk , res0824et, d, q); input clk; input res0824et; input d; output q; reg q; always @ (posedge clk or posedge res0824et) if(res0824et) q <= 0; else q <= d; endmodule 65、請(qǐng)用HD

29、L描述四位的全加法器、5分頻電路。（仕蘭微電子） 66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知） 67、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知） 68、一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解的） 。（威盛VIA 2003.11.06 上海筆試試題） 69、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子） 70、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。（揚(yáng)智電子筆試） 71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢數(shù)。（ 1）畫出fs

30、m（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求。（未知 ） 72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1） 畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì) 工程中可使用的工具及設(shè)計(jì)大致過程。（未知） 73、畫出可以檢測(cè)10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之。（威盛） 74、用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（南山之橋） a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1，否則為0。例如a： 00011001 1011010010011

31、0 b： 0000000000100100000000 請(qǐng)畫出state machine；請(qǐng)用RTL描述其state machine。（未知） 75、用verilog/vddl檢測(cè)stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫）。（飛利浦－大唐 筆試） 76、用verilog/vhdl寫一個(gè)fifo控制器(包括空，滿，半滿信號(hào))。（飛利浦－大唐筆試） 77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x 為4位二進(jìn)制整數(shù)輸入信號(hào)。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3~5v假 設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，

32、試討論該產(chǎn)品的設(shè)計(jì)全程。（仕蘭微 電子） 78、sram，falsh memory，及dram的區(qū)別？（新太硬件面試） 79、給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官205頁圖9 －14b)，問你有什么辦法提高refres0824h time，總共有5個(gè)問題，記不起來了。（降低溫 度，增大電容存儲(chǔ)容量）（Infineon筆試） 80、Please draw schematic of a common SRAM cell with 6 transistors,point out w hich nodes can store data and w

33、hich node is word line control? （威盛筆試題cir cuit design-beijing-03.11.09） 81、名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Se rial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(VCO)。動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文

34、縮寫(DRAM)。 名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS, USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，F(xiàn)IR IIR DFT(離散傅立葉變換 )或者是中文的，比如：a.量化誤差 b.直方圖 c.白平衡 IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路 相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕蘭微面試題目） 2、FPG

35、A和ASIC的概念，他們的區(qū)別。（未知） 答案：FPGA是可編程ASIC。 ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一 個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與 門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì) 制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn) 3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 5、描述你對(duì)集成電路設(shè)計(jì)流程

36、的認(rèn)識(shí)。（仕蘭微面試題目） 6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目） 7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知） 8、從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海筆試試題） 10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛） 11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試） 先介紹下IC開發(fā)流程： 1.）代碼輸入（design input) 用vhdl或者是verilog語言來完成器件的功能描述

37、，生成hdl代碼 語言輸入工具：SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入: composer(cadence); viewlogic (viewdraw) 2.）電路仿真（circuit simulation) 將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模擬電路仿真工具：

38、 ***ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真 中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 12、請(qǐng)簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目） 13、是否接觸過自動(dòng)布局布線？請(qǐng)說出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元 素？（仕蘭微面試題目） 14、描述你對(duì)集成電路工藝的認(rèn)識(shí)

39、。（仕蘭微面試題目） 15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題 目） 16、請(qǐng)描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目） 17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知） 20、什么叫Latchup?（科廣試題） 21、什么叫窄溝效應(yīng)? （科廣試題） 22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差 別？（仕蘭微

40、面試題目） 23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微 面試題目） 24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn) 移特性。（Infineon筆試試題） 25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題） 26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion

41、in tranditional CMOS process.（威 盛筆試題circuit design-beijing-03.11.09） 27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試） 28、畫p-bulk 的nmos截面圖。（凹凸的題目和面試） 29、寫schematic note（？）， 越多越好。（凹凸的題目和面試） 30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知） 31、太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢恚? 式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: Cadence, Synopsys,

42、Avant，UNIX當(dāng)然也要大概會(huì)操作。 32、unix 命令cp -r, rm,uname。（揚(yáng)智電子筆試） 單片機(jī)、MCU、計(jì)算機(jī)原理 1、簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流 流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目） 2、畫出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和 P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若 有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目） 3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)

43、動(dòng)八個(gè)數(shù)碼管（共陽）的原理圖。（仕蘭微面試 題目） 4、PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？ （仕蘭微面試題目） 5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目） 6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題；（未知） 7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理如 下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八 個(gè)開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一個(gè)八 位二進(jìn)制數(shù)N），要求占空比為N/256。 （仕蘭微面試題目） 　　 下面程序用

44、計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。 　　 MOV P1，#0FFH 　　 LOOP1 ：MOV R4，#0FFH 　　 -------- 　　 MOV R3，#00H 　　 LOOP2 ：MOV A，P1 　　 -------- 　　 SUBB A，R3 　　 JNZ SKP1 　　 -------- 　　 SKP1：MOV C，70H 　　 MOV P3.4，C 　　 ACALL DELAY ：此延時(shí)子程序略 　　 -------- 　　 -------- 　　 AJMP LOOP1 8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查

45、什么？（東信筆試題） 9、What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí) 鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí) 能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge）。 　　除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正

46、向更高級(jí)的加速集線架構(gòu)發(fā)展，Intel的 8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直 接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。 10、如果簡歷上還說做過cpu之類，就會(huì)問到諸如cpu如何工作，流水線之類的問題。 （未知） 11、計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題） 12、請(qǐng)畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接 口、所存器/緩沖器）。 （漢王筆試） 13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海筆試試題） 14、同步異步傳

47、輸?shù)牟町悾ㄎ粗? 15、串行通信與同步通信異同,特點(diǎn),比較。（華為面試題） 16、RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是?(負(fù)邏輯?) （華為面試題） 信號(hào)與系統(tǒng) 1、的話音頻率一般為300~3400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為 多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多 大？（仕蘭微面試題目） 2、什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題） 3、如果模擬信號(hào)的帶寬為 5khz,要用8K的采樣率，怎么辦？ (lucent) 兩路？ 4、信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題） 5、

48、給出時(shí)域信號(hào)，求其直流分量。（未知） 6、給出一時(shí)域信號(hào)，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級(jí)數(shù)；（3）當(dāng)波 形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。（未知） 7、sketch 連續(xù)正弦信號(hào)和連續(xù)矩形波(都有圖)的傅立葉變換 。（Infineon筆試試題） 8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題） DSP、嵌入式、軟件等 1、請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡要的分析；如果沒有， 也可以自己設(shè)計(jì)一個(gè)簡單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題 目） 2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕

49、蘭微面試題目） 3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題） 4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n) a.求h (n)的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知） 5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威 dsp軟件面試題） 6、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題） 7、說說你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題） 8、請(qǐng)寫出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出

50、0.5和－0.5.（信威 dsp軟件面試題） 9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知） 10、嵌入式處理器類型(如ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系 統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知） 11、有一個(gè)LDO芯片將用于對(duì)手機(jī)供電，需要你對(duì)他進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng) 目？ 12、某程序在一個(gè)嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系 統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？ （Intel） 13、請(qǐng)簡要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭

51、微面試題目） 14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目） 15、A） （仕蘭微面試題目） 　?。 nclude 　　void testf(int*p) 　　{ 　　*p+=1; 　　} 　　main() 　　{ 　　int *n,m[2]; 　　n=m; 　　m[0]=1; 　　m[1]=8; 　　testf(n); 　　printf("Data value is %d ",*n); 　　} 　　------------------------------ 　　B) 　　＃i nclude 　

52、　void testf(int**p) 　　{ 　　*p+=1; 　　} 　　main() 　　{int *n,m[2]; 　　n=m; 　　m[0]=1; 　　m[1]=8; 　　testf(&n); 　　printf(Data value is %d",*n); 　　} 　　下面的結(jié)果是程序A還是程序B的？ 　　Data value is 8 　　那么另一段程序的結(jié)果是什么？ 16、那種排序方法最快? （華為面試題） 17、寫出兩個(gè)排序算法,問哪個(gè)好？（威盛） 18、編一個(gè)簡單的求n!的程序 。（Infineon筆試試題）

53、19、用一種編程語言寫n!的算法。（威盛VIA 2003.11.06 上海筆試試題） 20、用C語言寫一個(gè)遞歸算法求N！；（華為面試題） 21、給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題） 22、防火墻是怎么實(shí)現(xiàn)的？ （華為面試題） 23、你對(duì)哪方面編程熟悉？（華為面試題） 24、冒泡排序的原理。（新太硬件面題） 25、操作系統(tǒng)的功能。（新太硬件面題） 26、學(xué)過的計(jì)算機(jī)語言及開發(fā)的系統(tǒng)。（新太硬件面題） 27、一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省4個(gè)木樁但是面積一樣.羊的數(shù)目和正 方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問有多少羊？（威盛） 28、C

54、語言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用的次數(shù)(這個(gè)題目真bt) （威盛VIA 2003.11.06 上海筆試試題） 29、用C語言寫一段控制手機(jī)中馬達(dá)振子的驅(qū)動(dòng)程序。(威勝) 30、用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較的程序。（未知） 31、給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知） 32、一些DOS命令，如顯示文件，拷貝，刪除。（未知） 33、設(shè)計(jì)一個(gè)類，使得該類任何形式的派生類無論怎么定義和實(shí)現(xiàn)，都無法產(chǎn)生任何對(duì)象 實(shí)例。（IBM） 34、What is pre-emption? (Intel) 35

55、、What is the state of a process if a resource is not available? (Intel) 36、三個(gè) float a,b,c;問值（a+b）+c==(b+a)+c， (a+b)+c==(a+c)+b。(Intel) 37、把一個(gè)鏈表反向填空。 (lucent) 38、x^4+a*x^3+x^2+c*x+d 最少需要做幾次乘法？ (Dephi) ____________________________________________________________________________ 主觀題 1、你認(rèn)為你從事研發(fā)

56、工作有哪些特點(diǎn)？（仕蘭微面試題目） 2、說出你的最大弱點(diǎn)及改進(jìn)方法。（威盛VIA 2003.11.06 上海筆試試題） 3、說出你的理想。說出你想達(dá)到的目標(biāo)。 題目是英文出的，要用英文回答。（威盛VIA 2003.11.06 上海筆試試題） 4、我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象 語音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù) 設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成 電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。 你希

57、望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已經(jīng)從事過相關(guān)研發(fā)的人員可以 詳細(xì)描述你的研發(fā)經(jīng)歷）。（仕蘭微面試題目） 5、請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)的總體思路。針對(duì)這個(gè)思路，你覺得應(yīng)該具備哪些方面的知 識(shí)？（仕蘭微面試題目） 6、設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括 原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過程。在各環(huán)節(jié)應(yīng)注意哪些問題？電源的穩(wěn)定，電 容的選取，以及布局的大小。（漢王筆試） 共同的注意點(diǎn) 1.一般情況下，面試官主要根據(jù)你的簡歷提問，所以一定要對(duì)自己負(fù)責(zé)，把簡歷上的東西搞明白； 2.個(gè)別招聘針對(duì)性特別強(qiáng)，

58、就招目前他們確的方向的人，這種情況下，就要投其所好，盡量介紹其所關(guān)心的東西。 3.其實(shí)技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺得有些難。所以最好在面試前把該看的書看看。 4.雖然說技術(shù)面試是實(shí)力的較量與體現(xiàn)，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域及愛好不同，也有面試也有很大的偶然性，需要冷靜對(duì)待。不能因?yàn)楸痪?，就否認(rèn)自己或責(zé)罵公司。 5.面試時(shí)要take it easy，對(duì)越是自己鐘情的公司越要這樣。 揚(yáng)智電子筆試（硬件）題目 第一題：用mos管搭出一個(gè)二輸入與非門。 第二題：集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。 第三題：名詞IRQ,BIOS

59、,USB,VHDL,SDR 第四題：unix 命令cp -r, rm,uname 第五題：用波形表示D觸發(fā)器的功能 第六題：寫異步D觸發(fā)器的verilog module 第七題：What is PC Chipset? 第八題：用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器 第九題：畫狀態(tài)機(jī)，接受1，2，5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢 揚(yáng)智DSP筆試題目 1.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z變換 b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng) c.寫出FIR數(shù)字濾波器的差分方程 2.寫出下面模擬信號(hào)所需的最小采樣帶寬 a.模擬信號(hào)的頻率范圍是0－4khz b.模擬

60、信號(hào)的頻率范圍是2－4khz 3.名詞解釋 a.量化誤差 b.直方圖 c.白平衡 d.MMX 4.寫出下面幾種格式中用到的壓縮技術(shù) a.JPEG b.MPEG2 c.MP3 揚(yáng)智筆試題 1.什么是進(jìn)程(Process)和線程(Thread),有何區(qū)別？ 2.MFC和SDK有何區(qū)別？ 3.IRP是什么，有何作用？ 4.Windows2000操作系統(tǒng)下用戶模式和內(nèi)核模式下編程有何區(qū)別？ 5.驅(qū)動(dòng)程序的BUFFER能swap到磁盤上去嗎？為什么？ 6.試編寫3個(gè)函數(shù)實(shí)現(xiàn) a.建立一個(gè)雙向鏈表 b.插入一個(gè)節(jié)點(diǎn) c.刪除一個(gè)節(jié)點(diǎn) 7.Hardware int

61、errupt和software中斷的區(qū)別，簡述及應(yīng)用 8.試編寫一個(gè)函數(shù)計(jì)算一個(gè)字符串中A得個(gè)數(shù)。 9.畫出其相應(yīng)流程圖并編寫一個(gè)函數(shù)并實(shí)現(xiàn)一個(gè)整數(shù)到二進(jìn)制數(shù)的轉(zhuǎn)換 如輸入6，輸出110； 10 a.編寫一個(gè)遞歸函數(shù)刪除一個(gè)目錄 b.編寫一個(gè)非遞歸函數(shù)刪除一個(gè)目錄 比較其性能 附加題 簡單敘述編程經(jīng)歷 筆試：c++，考的n基礎(chǔ)，但是不是很好做 1) c++中引用編譯過的c代碼為什么要用“extern c” 2) 類與struct的區(qū)別 3）數(shù)據(jù)庫建表的sql語句，注意主鍵與外鍵是如何建立的 4）文件的外排序，考慮到cpu,內(nèi)存，硬盤空間等。

62、揚(yáng)智（科技）軟件筆試題目 1. Queue is a useful structure (a): What is a queue? (b): Write 5 operations or functions, without details, that can be done on a queue. 2. Insert a sequence fo keys(24,49,13,20,59,23,90,35) into a data structure, which has no keys initially. Depict the data structure after the

63、se insertions , if it is: (a): a heap tree (b): an AVL tree 3. (a) What is a synchronous I/O bus? (b) What is an asnchronous I/O bus? (c) Compare the advantages and disadvantages of synchronous and a synchronous I/O bus. 4. Explain the following terminology: (a): Baud rate (b): Handshaking

64、 (c): Memory mapped I/O 5. Explain the key issues in supporting a real-time operation system for embedded system. 6. Explain the mapping of visual addresses to real addresses under paging by (a) direct mapping (b) associative mapping (c) combined direct/associated mapping 7. Please expla

65、in what is "write-back" and "write-through" ,and discuss the advantage and disadvantage about these two methods. 8. Explain the concept and benefit of threads 9. What is hardware interrupt? What is software interrupt? What is exception? Please tell me all you know about interrupt. 10.Write a recursive function that tests wether a string is a palindrome. A palindrome is s string such as "abcba" or "otto" that reads the same in both directions.If you can write this function recursively,you can write an iterative version of this function instead. 1：一個(gè)函數(shù)