計(jì)算機(jī)組成原理第三章課件(白中英版

會計(jì)學(xué)1計(jì)算機(jī)組成原理第三章課件計(jì)算機(jī)組成原理第三章課件(白中英版白中英版第1頁/共102頁第2頁/共102頁 按存儲介質(zhì)分按存儲介質(zhì)分 按存儲方式分按存儲方式分 隨機(jī)存儲器隨機(jī)存儲器：任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲單元的物理位置無關(guān)：任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲單元的物理位置無關(guān)順序存儲器順序存儲器：只能按某種順序來存取，存取時(shí)間和存儲單元的物理位置有關(guān)：只能按某種順序來存取，存取時(shí)間和存儲單元的物理位置有關(guān) 按存儲器的讀寫功能分：按存儲器的讀寫功能分：ROMROM，RAMRAM 按信息的可保存性分：按信息的可保存性分：非永久記憶，永久記憶非永久記憶，永久記憶 按在計(jì)算機(jī)系統(tǒng)中的作用分：按在計(jì)算機(jī)系統(tǒng)中的作用分：主存、輔存、高速緩存、控制存儲器主存、輔存、高速緩存、控制存儲器第3頁/共102頁示意圖示意圖虛擬存儲器虛擬存儲器第4頁/共102頁n以外設(shè)方式連接和訪問第5頁/共102頁nn單位時(shí)間里存儲器所存取的信息量第6頁/共102頁第7頁/共102頁舉例存儲結(jié)構(gòu)存儲結(jié)構(gòu)2K816K位存儲容量位存儲容量11個(gè)地址引腳個(gè)地址引腳8個(gè)數(shù)據(jù)引腳個(gè)數(shù)據(jù)引腳第8頁/共102頁 S R A M 2114第9頁/共102頁BAT5T4T3T1T2T6BS0VBS1讀/寫“0”讀/寫“1”位/讀出線位/讀出線字線 6管MOS存儲電路第10頁/共102頁讀/寫“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1讀/寫“1”位/讀出線位/讀出線Y選擇線X選擇線 6管雙向選擇MOS存儲電路基本存儲元基本存儲元6管雙向選擇管雙向選擇MOS存儲元存儲元在縱向一列上的在縱向一列上的6管存儲元共用一對管存儲元共用一對Y選擇控制管選擇控制管T6 、T7 ，這樣存儲體管子增加不多，但是雙向地址譯碼，這樣存儲體管子增加不多，但是雙向地址譯碼選擇，因?yàn)閷x擇線選中的一列只是一對控制管接通，選擇，因?yàn)閷x擇線選中的一列只是一對控制管接通，只有只有X選擇線也被選中，該位才被重合選中。選擇線也被選中，該位才被重合選中。第11頁/共102頁第12頁/共102頁第13頁/共102頁第14頁/共102頁第15頁/共102頁地址寫選通b7讀出寫入讀選通A3A2A1A0字線W15W1W0BS1BS0字結(jié)構(gòu)或單譯碼方式的RAM16選 1地址譯碼器FFFFFFFFFFFFFFFFFF讀寫電路讀寫電路讀寫電路：b1讀出寫入b0讀出寫入第16頁/共102頁第17頁/共102頁Y1Y64X64X1A5A4A3A2A1A0位結(jié)構(gòu)雙譯碼方式的RAMX地址譯碼64, 164, 64 1, 64 1, 1 I/O Y地址譯碼A6A7A8A9A10A11第18頁/共102頁第19頁/共102頁第20頁/共102頁第21頁/共102頁8K8K1 1位擴(kuò)展組成的位擴(kuò)展組成的8K8K8 RAM8 RAM 8 7 6 5 4 3 2 8k1 中央中央處理器處理器 CPU A0 A12 D0 : : D7位擴(kuò)展法位擴(kuò)展法：只加長每個(gè)存儲單元的字長，而不增加存儲單元的數(shù)量：只加長每個(gè)存儲單元的字長，而不增加存儲單元的數(shù)量演示演示第22頁/共102頁 A15 A14CPU A0 A13 A13 WE D0D7 2:4譯碼器譯碼器 CE CE16K8WE CE16K8WE CE16K8WEWE CE16K8WE16K16K8 8字?jǐn)U展法組成字?jǐn)U展法組成64K64K8 RAM8 RAM11100100字?jǐn)U展法字?jǐn)U展法：僅增加存儲單元的數(shù)量，而各單元的位數(shù)不變：僅增加存儲單元的數(shù)量，而各單元的位數(shù)不變演示演示第23頁/共102頁字位同時(shí)擴(kuò)展：字位同時(shí)擴(kuò)展：21142114存儲芯片存儲芯片1K1K4 4擴(kuò)展成擴(kuò)展成2K2K8 8存儲器存儲器 D4-D7 D3-D0 A0 A1 A9 WE CPU A10 2114CS R/W 2114CS R/W 2114CS R/W 2114CS R/W 字位同時(shí)擴(kuò)展法字位同時(shí)擴(kuò)展法：既增加存儲單元的數(shù)量，也加長各單元的位數(shù)：既增加存儲單元的數(shù)量，也加長各單元的位數(shù)第24頁/共102頁第25頁/共102頁第26頁/共102頁ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻 靜態(tài)靜態(tài) RAM (2114) 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間第27頁/共102頁ACSWEDOUTDIN靜態(tài)靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效寫時(shí)間寫時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間第28頁/共102頁第29頁/共102頁預(yù)充預(yù)充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字線選擇4管動態(tài)存儲電路第30頁/共102頁第31頁/共102頁第32頁/共102頁第33頁/共102頁DCDCST1數(shù)據(jù)線字選擇線單管動態(tài)存儲電路第34頁/共102頁第35頁/共102頁第36頁/共102頁3872周期周期(1936s)128周期周期(64s)4000周期周期存儲系統(tǒng)周期存儲系統(tǒng)周期t tc ct tc ct tc ct tc ct tc ct tc ct tc ct tc c 在刷新間隔內(nèi)，前段時(shí)間進(jìn)行正常操作，不刷新；需要刷新時(shí)，暫停讀在刷新間隔內(nèi)，前段時(shí)間進(jìn)行正常操作，不刷新；需要刷新時(shí)，暫停讀/寫周期，集中刷新整個(gè)存儲器寫周期，集中刷新整個(gè)存儲器 由于刷新集中進(jìn)行，會造成芯片由于刷新集中進(jìn)行，會造成芯片“死時(shí)間死時(shí)間”過長；因?yàn)樾酒谒⑿逻^程中，禁止了正常的讀過長；因?yàn)樾酒谒⑿逻^程中，禁止了正常的讀/寫操作寫操作第37頁/共102頁 把一個(gè)存儲周期分為兩半，前半段時(shí)間用來讀把一個(gè)存儲周期分為兩半，前半段時(shí)間用來讀/寫操作或維持信息，后半段時(shí)間作為刷新操作時(shí)間寫操作或維持信息，后半段時(shí)間作為刷新操作時(shí)間 加長了系統(tǒng)周期，刷新過于頻繁加長了系統(tǒng)周期，刷新過于頻繁第38頁/共102頁第39頁/共102頁【解解】逐行進(jìn)行刷新逐行進(jìn)行刷新512行，每行行，每行2048個(gè)存儲元同時(shí)進(jìn)行刷新，整個(gè)芯片在個(gè)存儲元同時(shí)進(jìn)行刷新，整個(gè)芯片在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512次刷新操作次刷新操作v集中刷新集中刷新在在8ms中某個(gè)時(shí)間段，連續(xù)進(jìn)行中某個(gè)時(shí)間段，連續(xù)進(jìn)行512次刷新操作次刷新操作“死時(shí)間死時(shí)間”：t0=512 T (T為存儲器讀寫周期為存儲器讀寫周期）v異步刷新異步刷新v8ms分成分成512個(gè)時(shí)間段，每隔個(gè)時(shí)間段，每隔8ms51215.625s 對芯片刷新一次對芯片刷新一次(一行一行)，消除長時(shí)間的，消除長時(shí)間的“死時(shí)間死時(shí)間”第40頁/共102頁第41頁/共102頁第42頁/共102頁上位主存區(qū)上位主存區(qū)UMA常規(guī)主存常規(guī)主存示意圖示意圖第43頁/共102頁第44頁/共102頁第45頁/共102頁第46頁/共102頁(3) 最大限度地與EPROM兼容。n28F256A是256K(32k8)容量，除了指令寄存器在內(nèi)的控制和定時(shí)邏輯，其余部分與一般半導(dǎo)體存儲器的結(jié)構(gòu)相似閃速存儲器的工作原理閃速存儲器的工作原理第47頁/共102頁VppA0A9CE*OE*WE*DQ0-DQ7只只讀讀讀讀VPPL A0 A9 0 01數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止 VPPL 0 11三態(tài)輸出三態(tài)輸出等待等待VPPL 1 三態(tài)輸出三態(tài)輸出廠家代碼廠家代碼 VPPL0V1D000數(shù)據(jù)數(shù)據(jù)=89H器件代碼器件代碼 VPPL1V1D000數(shù)據(jù)數(shù)據(jù)= B9H讀讀寫寫讀讀VPPH A0A90 01數(shù)據(jù)輸出數(shù)據(jù)輸出輸出禁止輸出禁止 VPPH011三態(tài)輸出三態(tài)輸出備用備用VPPH1三態(tài)輸出三態(tài)輸出寫寫VPPH A0A90 10數(shù)據(jù)輸入數(shù)據(jù)輸入第48頁/共102頁第49頁/共102頁第50頁/共102頁第51頁/共102頁第52頁/共102頁第53頁/共102頁數(shù)據(jù)總線 模塊i 模塊2 n-1 模塊0 模塊號 塊內(nèi)地址 MAR m 位 n 位 并行多模塊存儲器結(jié)構(gòu)框圖.第54頁/共102頁第55頁/共102頁 模塊i 模塊2 n-1 模塊0塊內(nèi)行地址 模塊號 MAR n 位 m 位 多模塊交叉存取存儲器結(jié)構(gòu)框圖.數(shù)據(jù)總線第56頁/共102頁第57頁/共102頁Cache: a safe place for hiding or storing things.第58頁/共102頁第59頁/共102頁從從CPU接收地址接收地址RAY（命中（命中hit）N（失效（失效miss）開始開始Cache中含中含RA？從從Cache讀讀RA的字送的字送CPU從主存讀含從主存讀含RA的塊的塊向向CPU傳送傳送RA的字的字向向Cache傳送含傳送含RA的主存塊的主存塊結(jié)束結(jié)束l高速失效高速失效(Miss)(Miss)、缺失、未命中、缺失、未命中：微處理器讀取主存的內(nèi)容不在：微處理器讀取主存的內(nèi)容不在CacheCache中，需要訪問主存讀取一個(gè)數(shù)據(jù)塊中，需要訪問主存讀取一個(gè)數(shù)據(jù)塊第60頁/共102頁第61頁/共102頁h=NcNc +Nmcache/主存系統(tǒng)的主存系統(tǒng)的平均訪問時(shí)間平均訪問時(shí)間ta：ta=htc+(1-h)tmtc命中時(shí)的命中時(shí)的cache訪問時(shí)間訪問時(shí)間tm未命中時(shí)的主存訪問時(shí)間未命中時(shí)的主存訪問時(shí)間h命中率命中率Nccache完成存取的總次數(shù)完成存取的總次數(shù)Nm主存完成存取的總次數(shù)主存完成存取的總次數(shù)第62頁/共102頁tce=ta=tchtc+ (1-h)tm1h+ (1-h)r=1r+ (1-r)h第63頁/共102頁第64頁/共102頁nCache由數(shù)據(jù)存儲器和標(biāo)簽存儲由數(shù)據(jù)存儲器和標(biāo)簽存儲器組成器組成n數(shù)據(jù)存儲器數(shù)據(jù)存儲器：高速緩存主存數(shù)據(jù)：高速緩存主存數(shù)據(jù)n標(biāo)簽存儲器標(biāo)簽存儲器：保存數(shù)據(jù)所在主存的：保存數(shù)據(jù)所在主存的地址信息地址信息第65頁/共102頁直接映射、直接映射、2/4/82/4/8路組相聯(lián)映射使用較多路組相聯(lián)映射使用較多第66頁/共102頁第67頁/共102頁第68頁/共102頁第69頁/共102頁第70頁/共102頁第71頁/共102頁n回寫法(write back)寫回法只寫入Cache，在被替換時(shí)才寫回主存第72頁/共102頁換時(shí)只需將被修改的Cache塊內(nèi)容寫入主存第73頁/共102頁第74頁/共102頁第75頁/共102頁第76頁/共102頁L L1 1第77頁/共102頁第78頁/共102頁第79頁/共102頁第80頁/共102頁第81頁/共102頁操作操作L1狀態(tài)狀態(tài)L1數(shù)據(jù)數(shù)據(jù) L2數(shù)據(jù)數(shù)據(jù) 復(fù)位或清洗后復(fù)位或清洗后 讀入數(shù)據(jù)讀入數(shù)據(jù) 第第1次直寫次直寫 再次回寫再次回寫 發(fā)生替換后發(fā)生替換后無效無效I共享共享S唯一唯一E修改修改M共享共享S無效無效有效有效有效有效有效有效有效有效無效無效有效有效有效有效無效無效有效有效第82頁/共102頁虛擬虛擬：利用其他部件實(shí)現(xiàn)的本來不存在的事物或?qū)傩裕豪闷渌考?shí)現(xiàn)的本來不存在的事物或?qū)傩酝该魍该鳎罕緛泶嬖诘氖挛锘驅(qū)傩?，從某種角度看似乎不存在：本來存在的事物或?qū)傩?，從某種角度看似乎不存在第83頁/共102頁v主存主存-外存層次的基本信息傳送單位外存層次的基本信息傳送單位段段：按程序邏輯劃分為可變長的塊，稱為段：按程序邏輯劃分為可變長的塊，稱為段頁頁：機(jī)械地劃分為大小相同的塊，稱為頁面：機(jī)械地劃分為大小相同的塊，稱為頁面段頁段頁：程序按模塊分段，段內(nèi)分頁：程序按模塊分段，段內(nèi)分頁第84頁/共102頁第85頁/共102頁邏輯頁號邏輯頁號頁內(nèi)行地址頁內(nèi)行地址物理頁號物理頁號頁內(nèi)行地址頁內(nèi)行地址第86頁/共102頁頁式管理的地址變換：用頁式管理的地址變換：用頁表頁表頁面基地址頁面基地址邏輯頁號邏輯頁號 頁內(nèi)行地址頁內(nèi)行地址物理頁號物理頁號 頁內(nèi)行地址頁內(nèi)行地址頁表基址寄存器頁表基址寄存器虛存地址虛存地址實(shí)存地址實(shí)存地址+頁表頁表(在主存中在主存中)控制位控制位 主存頁面號主存頁面號第87頁/共102頁快表與慢表快表與慢表第88頁/共102頁 段號段號 段起點(diǎn)段起點(diǎn) 裝入位裝入位 段長段長 0 1000 1 1K 1 0 2 6120 1 3K 3 9192 1 1K 4 2624 1 2K程序分段空間程序分段空間 （外存（外存段表（在主存中）段表（在主存中）長度長度2K長度長度1K長度長度3K長度長度2K長度長度1K 段段4 段段3 段段2 段段1 段段0 未用未用 段段 0 段段 4 未用未用 段段 2 段段 3 未用未用 實(shí)存空間實(shí)存空間第89頁/共102頁段式管理的地址變換：用段式管理的地址變換：用段表段表段表基地址段表基地址段號段號 段內(nèi)地址段內(nèi)地址 主存地址主存地址 段表基址寄存器段表基址寄存器虛存地址虛存地址實(shí)存地址實(shí)存地址+段表段表(在主存中在主存中)+段起址段起址裝入位裝入位段長段長段段號號第90頁/共102頁C 1 2 dSASBSCABC10 d128710124+基址寄存器基址寄存器程序程序A段表段表程序程序C段表段表S A+0S B+1S A+2S A+3S C+0S C+1S C+2A+0A+1B+0B+1B+2C+0C+1邏輯地址邏輯地址物理地址物理地址基號基號 段號段號 頁號頁號 頁內(nèi)地址頁內(nèi)地址物理頁號物理頁號頁表頁表C0段段C1段段C2段段第91頁/共102頁3.6.5 替換算法v虛擬存儲器的頁面替換策略和虛擬存儲器的頁面替換策略和cache的行替換策略有很多相似之處，但有三點(diǎn)顯著不同：的行替換策略有很多相似之處，但有三點(diǎn)顯著不同： 缺頁至少要涉及一次磁盤存取，使系統(tǒng)蒙受的損失要比缺頁至少要涉及一次磁盤存取，使系統(tǒng)蒙受的損失要比cache未命中大得多未命中大得多 頁面替換由操作系統(tǒng)軟件實(shí)現(xiàn)頁面替換由操作系統(tǒng)軟件實(shí)現(xiàn) 頁面替換的選擇余地很大，屬于一個(gè)進(jìn)程的頁面都可替換。頁面替換的選擇余地很大，屬于一個(gè)進(jìn)程的頁面都可替換。v虛擬存儲器的替換策略虛擬存儲器的替換策略多采用近期最少使用多采用近期最少使用(LRU)算法算法還有最不經(jīng)常使用還有最不經(jīng)常使用(LFU)算法算法先進(jìn)先出先進(jìn)先出(FIFO)算法算法第92頁/共102頁第93頁/共102頁多個(gè)程序同時(shí)存在于存儲器中，需要保護(hù)多個(gè)程序同時(shí)存在于存儲器中，需要保護(hù) 存儲區(qū)域保護(hù)：存儲區(qū)域保護(hù)： 界限保護(hù)界限保護(hù)頁表和段表保護(hù)頁表和段表保護(hù)鍵式保護(hù)鍵式保護(hù)環(huán)狀保護(hù)環(huán)狀保護(hù) 訪問方式保護(hù)：訪問方式保護(hù)： 設(shè)置訪問權(quán)限：讀設(shè)置訪問權(quán)限：讀R、寫、寫W、執(zhí)行、執(zhí)行E的組合的組合特權(quán)保護(hù)特權(quán)保護(hù)第94頁/共102頁第95頁/共102頁第96頁/共102頁第97頁/共102頁關(guān)系n了解DRAM的行地址和列地址，理解DRAM的刷新操作和方法n了解ROM芯片的類型和各自特點(diǎn)第98頁/共102頁n掌握虛擬存儲器的功能、物理地址和虛擬（邏輯）地址的概念n熟悉頁式和段式虛擬存儲器的管理和地址轉(zhuǎn)換n理解存儲保護(hù)，熟悉存儲區(qū)域和訪問方式保護(hù)的思想第99頁/共102頁101第100頁/共102頁2022-6-19第102頁第101頁/共102頁