2008微機(jī)原理及應(yīng)用講義第四章第8講

單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,4.3 8086,的引腳信號 和工作模式,4.3.0,概述,外部特性表現(xiàn)在其引腳信號上，學(xué)習(xí)時(shí)請?zhí)貏e關(guān)注以下幾個(gè)方面：,引腳的功能,信號的流向,有效電平,三態(tài)能力,第八講,4.3.0,概述,8086,具有,40,條引腳，雙列直插式封裝；,4.3.0,概述,采用分時(shí)復(fù)用技術(shù)，使部分引腳具有雙重功能。,從而使,8086,用,40,條引腳實(shí)現(xiàn),20,位地址、,16,位數(shù)據(jù)、若干個(gè)控制信號及狀態(tài)信號的傳輸。,4.3.0,概述,為了盡可能適應(yīng)各種各樣的使用場合，在設(shè)計(jì),8086,芯片時(shí),，使它們可以在兩種模式下工作，即,最小模式,和,最大模式,。,4.3.0,概述,所謂,最小模式,，就是在系統(tǒng)中只有,8086,一個(gè),CPU,，而所有的總線控制信號都由,8086,直接產(chǎn)生，因此系統(tǒng)中的總線控制電路被減到最少。,4.3.0,概述,而,最大模式,是相對最小模式而言的；,此時(shí)系統(tǒng)中有兩個(gè)或多個(gè)微處理器；,其中一個(gè)是主微處理器,8086,；,其它的稱為,協(xié)處理器,，它們協(xié)助主微處理器工作。,4.3.1 8086,兩種模式公用引腳,（,1,）,VCC,（,40,）,GND,（,1,，,20,）,電源、接地引腳,輸入,；,8086,采用單一的,+,5V,電源,；,但有兩個(gè)接地引腳。,4.3.1 8086,兩種模式公用引腳,（,2,）,AD,15,AD,0,（,216,，,39,）,地址數(shù)據(jù)復(fù)用總線；,雙向、三態(tài)；,分時(shí)輸出低,16,位地址信號及進(jìn)行數(shù)據(jù)信號的輸入,/,輸出。,4.3.1 8086,兩種模式公用引腳,所謂三態(tài)是指總線輸出可以有三個(gè)狀態(tài)：,高電平、低電平和高阻狀態(tài)。,當(dāng)處于高阻狀態(tài)時(shí)，該總線在邏輯上與所有連接負(fù)載斷開。,4.3.1 8086,兩種模式公用引腳,（,3,）,A,19,/,S,6,A,16,/,S,3,（,3538,）,地址狀態(tài)復(fù)用線；,輸出、三態(tài)；,分時(shí)輸出地址的高,4,位及狀態(tài)信息。,4.3.1 8086,兩種模式公用引腳,其中,S,6,為,0,用以指示,8086,當(dāng)前與總線連通；,S,5,為,1,表明,8086,可以響應(yīng)可屏蔽中斷。,4.3.1 8086,兩種模式公用引腳,S,4,、,S,3,共有四個(gè)組合狀態(tài)，用以指明當(dāng)前使,用的段寄存器；,S,4,S,3,當(dāng)前正在使用的段寄存器,0,0,ES,0,1,SS,1,0,CS,或未使用任何段寄存器,1,1,DS,4.3.1 8086,兩種模式公用引腳,（,4,）,BHE,/,S7,（,34,）,高,8,位數(shù)據(jù)總線有效,/,狀態(tài)復(fù)用引腳；,三態(tài)輸出；,表示,高,8,位,數(shù)據(jù)線,D,15,D,8,上的數(shù)據(jù)有效和,S,7,狀態(tài)信號；,但,S,7,未定義。,4.3.1 8086,兩種模式公用引腳,為了更好地理解,BHE,引腳的意義，我們需要學(xué)習(xí),8086,存儲器的結(jié)構(gòu)。,8086,存儲器的結(jié)構(gòu),8086,存儲器的地址空間：,1M,B,，地址范圍：,00000,H,FFFFF,H,；,每個(gè)單元存放,8,位二進(jìn)制數(shù)；,每個(gè)單元對應(yīng)一個(gè)地址。,8086,存儲器的結(jié)構(gòu),00000H,00001H,00002H,FFFFFH,1AH,0CH,31H,87H,8086,存儲器的結(jié)構(gòu),因?yàn)?8086,有,16,位數(shù)據(jù)線，一次可管理部,2,個(gè)單元的數(shù)據(jù)；,為此需要將存儲器分為兩個(gè)體，按如下的方式來管理。,8086,存儲器的結(jié)構(gòu),地址,內(nèi)容,內(nèi)容,地址,00000H,00001H,00002H,00003H,FFFFEH,偶地址存儲體,512K*8,奇地址存儲體,512K*8,FFFFFH,把奇地址體和系統(tǒng),數(shù)據(jù)線高,8,位連接；,把偶地址體和系統(tǒng),數(shù)據(jù)線低,8,位連接。,存儲體與總線的連接,D,15,D,8,A,0,BHE,D,7,D,0,奇地址存儲體,SEL,A,18,A,0,D,7,D,0,偶地址存儲體,SEL,A,18,A,0,A,19,A,1,D,7,D,0,A,0,讀,/,寫的字節(jié),0,0,高低兩個(gè)字節(jié),0,1,奇地址的高位字節(jié),1,0,偶地址的低位字節(jié),1,1,不傳送,BHE,4.3.1 8086,兩種模式公用引腳,（,5,）,RD,（,32,）,讀信號；,三態(tài)輸出；,低電平有效；,RD,=,0,，表示,CPU,正在讀存儲器或,I/O,端口。,4.3.1 8086,兩種模式公用引腳,（,6,）,READY,（,22,）,“,準(zhǔn)備好,”,狀態(tài)信號；,輸入，高電平有效。,4.3.1 8086,兩種模式公用引腳,READY,輸入引腳接收來自于內(nèi)存單元或,I/O,端口向,CPU,發(fā)來的,“,準(zhǔn)備好,”,狀態(tài)信號；,表明內(nèi)存單元或,I/O,端口已經(jīng)準(zhǔn)備好進(jìn)行讀寫操作。,該信號是協(xié)調(diào),CPU,與內(nèi)存單元或,I/O,端口之間進(jìn)行信息傳送的聯(lián)絡(luò)信號。,4.3.1 8086,兩種模式公用引腳,（,7,）,TEST,（,23,）,測試信號，輸入。,4.3.1 8086,兩種模式公用引腳,當(dāng),CPU,執(zhí)行,WAIT,指令時(shí)，,CPU,每隔,5,個(gè),T,狀態(tài)進(jìn)行一次測試；,當(dāng)測試到,TEST,=,1,，則,CPU,重復(fù)執(zhí)行,WAIT,指令，即,CPU,處于空閑等待狀態(tài)，,直到測試到,TEST,=,0,時(shí)，等待狀態(tài)結(jié)束，,CPU,繼續(xù)執(zhí)行后續(xù)指令。,4.3.1 8086,兩種模式公用引腳,（,8,）,RESET,（,21,）,復(fù)位信號，輸入；,該引腳保持,4T,狀態(tài)以上時(shí)間高電平，則可復(fù)位。,4.3.1 8086,兩種模式公用引腳,復(fù)位后，,CPU,停止當(dāng)前操作；,且對,FR,、,IP,、,DS,、,SS,、,ES,及指令隊(duì)列緩沖器清零；,而,CS,置為,FFFF,H,。,復(fù)位后，,CPU,從,FFFF0,H,開始執(zhí)行程序。,4.3.1 8086,兩種模式公用引腳,（,9,）,CLK,（,19,）,時(shí)鐘信號輸入引腳。,4.3.1 8086,兩種模式公用引腳,要求時(shí)鐘信號的占空比為,33,%,；,即,1/3,周期為高電平，,2/3,周期為低電平。,4.3.1 8086,兩種模式公用引腳,（,10,）,INTR,（,18,）,可屏蔽中斷請求信號；,輸入，高電平有效。,4.3.1 8086,兩種模式公用引腳,當(dāng),INTR,=,1,，表示外設(shè)向,CPU,發(fā)出中斷請求；,CPU,在當(dāng)前指令周期的最后一個(gè),T,狀態(tài)去采樣該信號；,若此時(shí)，,IF,=,1,，,CPU,響應(yīng)中斷，執(zhí)行中斷服務(wù)程序。,4.3.1 8086,兩種模式公用引腳,（,11,）,NMI,（,17,）,非屏蔽中斷請求信號；,輸入；,上升沿有效。,4.3.1 8086,兩種模式公用引腳,不受,IF,的影響，無法用軟件屏蔽；,用于處理某類緊急情況；,只要,CPU,采樣到,NMI,由低到高的跳變，不管,IF,的狀態(tài)如何，,CPU,都會響應(yīng)。,4.3.1 8086,兩種模式公用引腳,（,12,）,MN,/,MX,（,33,）,工作模式選擇信號；,輸入。,4.3.1 8086,兩種模式公用引腳,MN,/,MX,=,1,，表示,CPU,工作在最小模式系統(tǒng)；,MN,/,MX,=,0,，表示,CPU,工作在最大模式系統(tǒng)。,4.3.2,最小模式控制信號引腳,8086 CPU,的,24,31,引腳的定義根據(jù),8086,的工作模式確定；,在最小模式系統(tǒng)的控制線全部由,8086 CPU,發(fā)出。,4.3.2,最小模式控制信號引腳,（,1,）,ALE,（,25,）,地址鎖存允許信號；,輸出；,高電平有效。,在任一總線周期的,T1,期間輸出一個(gè)正脈沖，用于輸出地址鎖存信號。,4.3.2,最小模式控制信號引腳,（,2,）,WR,（,29,）,寫信號；,輸出、三態(tài)；,低電平有效。,WR,=,0,，表示,CPU,當(dāng)前正在寫存儲器或,I/O,端口。,4.3.2,最小模式控制信號引腳,（,3,）,M,/,IO,（,28,）,存儲器或,IO,端口訪問信號；,三態(tài)、輸出；,M,/,IO,=,1,時(shí)，表示,CPU,當(dāng)前正在訪問存儲器；,M,/,IO,=,0,時(shí)，表示,CPU,當(dāng)前正在訪問,I/O,端口。,4.3.2,最小模式控制信號引腳,最小模式下，信號,M,/,IO,，,RD,，和,WR,組合起來決定了系統(tǒng)中數(shù)據(jù)傳輸?shù)姆绞健?總線周期,M/IO,RD,WR,存儲器讀,1,0,1,存儲器寫,1,1,0,I/O讀,0,0,1,I/O寫,0,1,0,4.3.2,最小模式控制信號引腳,（,4,）,DT,/,R,（,27,）,數(shù)據(jù)發(fā)送,/,接收信號；,三態(tài)、輸出。,4.3.2,最小模式控制信號引腳,為提高,CPU,數(shù)據(jù)總線驅(qū)動能力，常常使用數(shù)據(jù)收發(fā)器（,8286,/,8287,）；,DT,/,R,控制數(shù)據(jù)收發(fā)器的數(shù)據(jù)傳送方向。,DT,/,R,=,1,時(shí)，表示,CPU,輸出（發(fā)送）數(shù)據(jù)；,DT,/,R,=,0,時(shí)，表示,CPU,輸入（接收）數(shù)據(jù)。,4.3.2,最小模式控制信號引腳,（,5,）,DEN,（,26,）,數(shù)據(jù)允許信號；,三態(tài)、輸出；,DEN,通常作為數(shù)據(jù)收發(fā)器的選通信號；,僅當(dāng),DEN=0,時(shí)，才允許收發(fā)器收發(fā)數(shù)據(jù)。,4.3.2,最小模式控制信號引腳,（,6,）,INTA,（,24,）,中斷響應(yīng)；,輸出；,當(dāng),CPU,響應(yīng),INTR,時(shí)，,INTA,=,0,，表示響應(yīng)中斷。,4.3.2,最小模式控制信號引腳,（,7,）,HOLD,（,31,）,總線請求；,輸入；,用于其它主控器（處理器、,DMA,等）向本,CPU,請求占,用總線。,4.3.2,最小模式控制信號引腳,（,8,）,HLDA,（,30,）,總線請求響應(yīng)，輸出；,高電平有效；,表示,CPU,認(rèn)可其他總線部件提出的總線占用請求，準(zhǔn)備讓出總線控制權(quán)。,