數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程第三版 第二章PPT課件

《數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程第三版 第二章PPT課件》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程第三版 第二章PPT課件（73頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、2.1 概 述主要要求：主要要求： 了解邏輯門電路的作用和常用類型。 理解高電平信號(hào)和低電平信號(hào)的含義。 第1頁(yè)/共73頁(yè) TTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor 一、門電路的作用和常用類型一、門電路的作用和常用類型 按功能特點(diǎn)不同分 普通門( (推拉式輸出) ) CMOS傳輸門 輸出開(kāi)路門 三態(tài)門 門電路 (Gate Circuit) 指用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分 與門 或門 非門 異或門 與非門 或非門

2、 與或非門 按電路結(jié)構(gòu)不同分 TTL 集成門電路 CMOS 集成門電路 輸入端和輸出端都用三極管的邏輯門電路。 用互補(bǔ)對(duì)稱 MOS 管構(gòu)成的邏輯門電路。 第2頁(yè)/共73頁(yè)二、高電平和低電平的含義二、高電平和低電平的含義 高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。 高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？10高電平低電平01高電平低電平正邏輯體制負(fù)邏輯體制由門電路種類等決定 第3頁(yè)/共73頁(yè)2.2三極管的開(kāi)關(guān)特性主要要求：主要要求： 理解三極管的開(kāi)關(guān)特性。 掌握三極管開(kāi)關(guān)工作的條件。 第4頁(yè)/共73頁(yè)三極管為什么能用作開(kāi)關(guān)？怎樣控制它的開(kāi)和關(guān)？ 當(dāng)輸入 uI 為低電平，使 uB

3、E Uth時(shí)，三極管截止。 iB 0，iC 0，C、E 間相當(dāng)于開(kāi)關(guān)斷開(kāi)。 三極管關(guān)斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負(fù)載線臨界飽和線 飽和區(qū)放大區(qū)一、三極管的開(kāi)關(guān)作用及其條件一、三極管的開(kāi)關(guān)作用及其條件 截止區(qū)uBE UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UILuBE+ +- -Uth為門限電壓第5頁(yè)/共73頁(yè)IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線 飽和區(qū)放大區(qū)一、三極管的開(kāi)關(guān)作用及其條件一、三極管的開(kāi)關(guān)作用及其條件 uI 增大使 iB 增大，從而工作點(diǎn)上移， iC 增大，uCE 減小。截止區(qū)uBE

4、 Uth時(shí)，三極管開(kāi)始導(dǎo)通，iB 0，三極管工作于放大導(dǎo)通狀態(tài)。第6頁(yè)/共73頁(yè)IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線 飽和區(qū)放大區(qū)一、三極管的開(kāi)關(guān)作用及其條件一、三極管的開(kāi)關(guān)作用及其條件 截止區(qū)uBE IB(sat)因?yàn)?iB =IHB 0.7 VURBBV .92V 7 . 06 . 3RR CCCB(sat)RVI mA 1 . 0k 150V 5 所以求得 RB ton二、三極管的動(dòng)態(tài)開(kāi)關(guān)特性二、三極管的動(dòng)態(tài)開(kāi)關(guān)特性 開(kāi)關(guān)時(shí)間主要由于電荷存儲(chǔ)效應(yīng)引起，要提高開(kāi)關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的消散。第12頁(yè)/共73頁(yè)C E B S

5、BD B C E 在普通三極管的基極和集電極之間并接一個(gè)肖特基勢(shì)壘二極管( (簡(jiǎn)稱 SBD) ) 。BCSBD抗飽和三極管的開(kāi)關(guān)速度高 沒(méi)有電荷存儲(chǔ)效應(yīng) SBD 的導(dǎo)通電壓只有 0.4 V 而非 0.7 V， 因此 UBC = 0.4 V 時(shí)，SBD 便導(dǎo)通，使 UBC 鉗在 0.4 V 上，降低了飽和深度。三、三、抗飽和三極管簡(jiǎn)介抗飽和三極管簡(jiǎn)介第13頁(yè)/共73頁(yè)2.3TTL 集成邏輯門主要要求：主要要求： 了解 TTL 與非門的組成和工作原理。了解 TTL 集成邏輯門的主要參數(shù)和使用常識(shí)。掌握 TTL 基本門的邏輯功能和主要外特性。了解集電極開(kāi)路門和三態(tài)門的邏輯功能和應(yīng)用。第14頁(yè)/共73

6、頁(yè)ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級(jí)中間倒相級(jí)輸出級(jí)STTL系列與非門電路邏輯符號(hào)8.2 k 900 50 3.5 k 500 250 V1V2V3V5V6一、一、TTL 與非門的基本組成與外特性與非門的基本組成與外特性 ( (一) )典型 TTL 與非門電路 除V4外，采用了抗飽和三極管，用以提高門電路工作速度。V4不會(huì)工作于飽和狀態(tài)，因此用普通三極管。 輸入級(jí)主要由多發(fā)射極管 V1 和基極電阻 R1 組成，用以實(shí)現(xiàn)輸入變量 A、B、C 的與運(yùn)算。 VD1 VD3 為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負(fù)極性干擾。正常

7、信號(hào)輸入時(shí)，VD1 VD3不工作，當(dāng)輸入的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在 - -0.7 V上，這不但抑制了輸入端的負(fù)極性干擾，對(duì) V1 還有保護(hù)作用。 中間級(jí)起倒相放大作用，V2 集電極 C2 和發(fā)射極 E2 同時(shí)輸出兩個(gè)邏輯電平相反的信號(hào)，分別驅(qū)動(dòng) V3和 V5。 RB、RC 和 V6 構(gòu)成有源泄放電路，用以減小 V5管開(kāi)關(guān)時(shí)間，從而提高門電路工作速度。 輸出級(jí)由 V3、V4、 R4、R5和V5組成。其中 V3 和 V4 構(gòu)成復(fù)合管，與 V5 構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負(fù)載能力。 第15頁(yè)/共73頁(yè)VD1 VD3 在正常信號(hào)輸入時(shí)不工作，因此下面的分析中不

8、予考慮。RB、RC 和V6 所構(gòu)成的有源泄放電路的作用是提高開(kāi)關(guān)速度，它們不影響與非門的邏輯功能，因此下面的工作原理分析中也不予考慮。8.2k 因?yàn)榭癸柡腿龢O管 V1的集電結(jié)導(dǎo)通電壓為 0.4 V，而 V2、V5 發(fā)射結(jié)導(dǎo)通電壓為 0.7 V，因此要使 V1 集電結(jié)和 V2、V5 發(fā)射結(jié)導(dǎo)通，必須 uB1 1.8 V。 0.3 V3.6 V3.6 V 輸入端有一個(gè)或數(shù)個(gè)為 低電平時(shí)，輸出高電平。 輸入低電平端對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1= 0.7 V + 0.3 V = 1 VV1管其他發(fā)射結(jié)因反偏而截止。1 V這時(shí) V2、V5 截止。 V2 截止使 V1 集電極等效電阻很大，使 IB1 IB1(

9、sat) ，V1 深度飽和。V2 截止使 uC2 VCC = 5 V，5 V因此，輸入有低電平時(shí)，輸出為高電平。截止截止深度飽和V3 微飽和，V4 放大工作。uY = 5V - - 0.7 V - - 0.7 V = 3.6 V電路輸出為高電平。微飽和放大( (二) )TTL 與非門的工作原理 第16頁(yè)/共73頁(yè)綜上所述,該電路實(shí)現(xiàn)了與非邏輯功能,即ABCY 3.6 V3.6 V3.6 V因此，V1 發(fā)射結(jié)反偏而集電極正偏，稱處于倒置放大狀態(tài)。1.8 V這時(shí) V2、V5 飽和。 uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V使 V3 導(dǎo)通，而 V4 截

10、止。1 V uY = UCE5(sat) 0.3 V 輸出為低電平 因此，輸入均為高電平時(shí)，輸出為低電平。 0.3 V V4 截止使 V5 的等效集電極電阻很大，使 IB5 IB5(sat) ，因此 V5 深度飽和。倒置放大飽和飽和截止導(dǎo)通TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平。 輸入均為高電平時(shí)，輸出低電平 VCC 經(jīng) R1 使 V1 集電結(jié)和 V2、V5 發(fā)射結(jié)導(dǎo)通，使uB1 = 1.8 V。深注意2. TTL與非門的工作原理 第17頁(yè)/共73頁(yè)電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線( (三) )

11、 TTL 與非門的外特性及主要參數(shù) 1. 電壓傳輸特性和噪聲容限 輸出電壓隨輸入電壓變化的特性 uI 較小時(shí)工作于AB 段，這時(shí) V2、V5 截止，V3、V4 導(dǎo)通，輸出恒為高電平，UOH 3.6V，稱與非門工作在截止區(qū)或處于關(guān)門狀態(tài)。 uI 較大時(shí)工作于 BC 段，這時(shí) V2、V5 工作于放大區(qū)， uI 的微小增大引起 uO 急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)。 uI 很大時(shí)工作于 CD 段，這時(shí) V2、V5 飽和，輸出恒為低電平，UOL 0.3V，稱與非門工作在飽和區(qū)或處于開(kāi)門狀態(tài)。 電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與

12、非門電壓傳輸特性曲線飽和區(qū)：與非門處于開(kāi)門狀態(tài)。 截止區(qū)：與非門處于關(guān)門狀態(tài)。 轉(zhuǎn)折區(qū) 第18頁(yè)/共73頁(yè)下面介紹與電壓傳輸特性有關(guān)的主要參數(shù)：有關(guān)參數(shù) 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線標(biāo)準(zhǔn)高電平 USH 當(dāng) uO USH 時(shí)，則認(rèn)為輸出高電平，通常取 USH = 3 V。 標(biāo)準(zhǔn)低電平 USL當(dāng) uO USL 時(shí)，則認(rèn)為輸出低電平，通常取 USL = 0.3 V。 關(guān)門電平 UOFF保證輸出不小于標(biāo)準(zhǔn)高電平USH 時(shí),允許的輸入低電平的最大值。開(kāi)門電平 UON保證輸出不高于標(biāo)準(zhǔn)低電平USL 時(shí),允許的輸入高電平的最小值。閾值電壓

13、UTH轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓，又稱門檻電平。USH = 3VUSL = 0.3VUOFFUONUTH近似分析時(shí)認(rèn)為：uI UTH，則與非門開(kāi)通， 輸出低電平UOL；uI UTH，則與非門關(guān)閉， 輸出高電平UOH。第19頁(yè)/共73頁(yè)噪聲容限越大，抗干擾能力越強(qiáng)。 指輸入低電平時(shí)，允許的最大正向噪聲電壓。UNL = UOFF UIL 指輸入高電平時(shí)，允許的最大負(fù)向噪聲電壓。UNH = UIH UON 輸入信號(hào)上疊加的噪聲電壓只要不超過(guò)允許值，就不會(huì)影響電路的正常邏輯功能，這個(gè)允許值稱為噪聲容限。 輸入高電平噪聲容限 UNH輸入低電平噪聲容限 UNL第20頁(yè)/共73頁(yè)輸入負(fù)載特性測(cè)試電路 輸入負(fù)載

14、特性曲線0uI /VR1/k UOFF1.1FNROFFRON2. 輸入負(fù)載特性 ROFF 稱關(guān)門電阻。RI RON 時(shí)，相應(yīng)輸入端相當(dāng)于輸入高電平。對(duì) STTL 系列，RON 2.1 k 。RONROFFUOFF第21頁(yè)/共73頁(yè) 例 下圖中，已知 ROFF 800 ，RON 3 k ，試對(duì)應(yīng) 輸入波形定性畫出TTL與非門的輸出波形。( (a) )( (b) )tA0.3 V3.6 VO不同 TTL 系列， RON、 ROFF 不同。相應(yīng)輸入端相當(dāng)于輸入低電平，也即相當(dāng)于輸入邏輯 0 。邏輯0因此 Ya 輸出恒為高電平 UOH 。相應(yīng)輸入端相當(dāng)于輸入高電平，也即相當(dāng)于輸入邏輯 1 。邏輯1A

15、AYb 1因此，可畫出波形如圖所示。YbtOYatUOHO解：圖( (a) )中，RI = 300 RON 3 k 第22頁(yè)/共73頁(yè)3. 負(fù)載能力 負(fù)載電流流入與非門的輸出端。 負(fù)載電流從與非門的輸出端流向外負(fù)載。負(fù)載電流流入驅(qū)動(dòng)門IOL負(fù)載電流流出驅(qū)動(dòng)門IOH輸入均為高電平 輸入有低電平 輸出為低電平 輸出為高電平 灌電流負(fù)載拉電流負(fù)載 不管是灌電流負(fù)載還是拉電流負(fù)載，負(fù)載電流都不能超過(guò)其最大允許電流，否則將導(dǎo)致電路不能正常工作，甚至燒壞門電路。實(shí)用中常用扇出系數(shù) NOL 表示電路負(fù)載能力。門電路輸出低電平時(shí)允許帶同類門電路的個(gè)數(shù)。 通常按照負(fù)載電流的流向?qū)⑴c非門負(fù)載分為 灌電流負(fù)載 拉電

16、流負(fù)載 第23頁(yè)/共73頁(yè) 由于三極管存在開(kāi)關(guān)時(shí)間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時(shí)，輸出脈沖將延遲一定時(shí)間。 輸入信號(hào)UOm0.5 UOm0.5 UImUIm輸出信號(hào)4. 傳輸延遲時(shí)間 輸入電壓波形下降沿 0.5 UIm 處到輸出電壓上升沿 0.5 Uom處間隔的時(shí)間稱截止延遲時(shí)間 tPLH。 輸入電壓波形上升沿 0.5 UIm 處到輸出電壓下降沿 0.5 Uom處間隔的時(shí)間稱導(dǎo)通延遲時(shí)間 tPHL L。平均傳輸延遲時(shí)間 tpd 2PLHPHLpdttt tPHLtPLHtpd 越小，則門電路開(kāi)關(guān)速度越高，工作頻率越高。 0.5 UIm0.5 UOm第24頁(yè)/共73頁(yè)5.

17、 功耗- -延遲積 常用功耗 P 和平均傳輸延遲時(shí)間 tpd 的乘積( (簡(jiǎn)稱功耗 延遲積) )來(lái)綜合評(píng)價(jià)門電路的性能，即M = P tpd 性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點(diǎn)，然而這兩者矛盾。 M 又稱品質(zhì)因素，值越小，說(shuō)明綜合性能越好。 第25頁(yè)/共73頁(yè) 使用時(shí)需外接上拉電阻 RL 即 Open collector gate，簡(jiǎn)稱 OC 門。 常用的有集電極開(kāi)路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來(lái)的，TTL 與非門的上述特性對(duì)這些門電路大多適用。 VC 可以等于 VCC也可不等于 VCC 二、其他功能的二、其他功能的 TTL 門電路門電路

18、 ( (一) )集電極開(kāi)路與非門 1. 電路、邏輯符號(hào)和工作原理 輸入都為高電平時(shí)， V2 和 V5 飽和導(dǎo)通，輸出為低電平 UOL 0.3 V 。輸入有低電平時(shí)，V2和 V5 截止，輸出為高電平 UOH VC 。 因此具有與非功能。 工作原理 OC門第26頁(yè)/共73頁(yè) 相當(dāng)于與門作用。 因?yàn)?Y1、Y2 中有低電平時(shí)，Y 為低電平；只有 Y1、Y2 均為高電平時(shí)，Y才為高電平，故 Y = Y1 Y2。2. 應(yīng)用 ( (1) ) 實(shí)現(xiàn)線與兩個(gè)或多個(gè) OC 門的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱為線與。 Y只有 OC 門才能實(shí)現(xiàn)線與。普通 TTL 門輸出端不能并聯(lián)，否則可能損壞器件。注

19、意CDABCDABY 第27頁(yè)/共73頁(yè)( (2) )驅(qū)動(dòng)顯示器和繼電器等 例 下圖為用 OC 門驅(qū)動(dòng)發(fā)光二極管 LED 的顯示電路。 已知 LED 的正向?qū)▔航?UF = 2V，正向工作電流 IF = 10 mA，為保證電路正常工作，試確定 RC 的值。解：為保證電路正常工作，應(yīng)滿足FCOLFV5CIRUUIR mA 10V 3 . 0V 2V 5 C R即即因此RC = 270 分析：該電路只有在 A、B 均為高電平，使輸出 uO 為低電平時(shí)，LED 才導(dǎo)通發(fā)光；否則 LED 中無(wú)電流流通，不發(fā)光。 要使 LED 發(fā)光，應(yīng)滿足IRc IF = 10 mA。第28頁(yè)/共73頁(yè)TTLCMOS

20、RLVDD+5 V( (3) )實(shí)現(xiàn)電平轉(zhuǎn)換 TTL 與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用 OC 門就可以適應(yīng)負(fù)載門對(duì)電平的要求。OC 門的 UOL 0.3V，UOH VDD，正好符合 CMOS 電路 UIH VDD，UIL 0的要求。 VDDRL第29頁(yè)/共73頁(yè) 即 Tri- -State Logic 門，簡(jiǎn)稱 TSL 門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。三態(tài)輸出與非門電路 EN = 1 時(shí)，P = 0，uP = 0.3V0110 0.3V1V導(dǎo)通截止截止 另一方面，V1 導(dǎo)通， uB1 = 0.3V + 0.7V = 1V, V2、V5

21、 截止。這時(shí)，從輸出端 Y 看進(jìn)去，對(duì)地和對(duì)電源 VCC 都相當(dāng)于開(kāi)路，輸出端呈現(xiàn)高阻態(tài)，相當(dāng)于輸出端開(kāi)路。Y=AB1V導(dǎo)通截止截止Z這時(shí) VD 導(dǎo)通，使 uC2 = 0.3 V + 0.7 V = 1 V，使 V4 截止。( (二) )三態(tài)輸出門 1. 電路、邏輯符號(hào)和工作原理工作原理 EN = 0 時(shí)，P = 1，VD 截止電路等效為一個(gè)輸入為 A、B 和1 的 TTL 與非門。 Y = AB 第30頁(yè)/共73頁(yè)綜上所述，可見(jiàn)：( (二) )三態(tài)輸出門 1. 電路、邏輯符號(hào)和工作原理只有當(dāng)使能信號(hào) EN = 0 時(shí)才允許三態(tài)門工作，故稱 EN 低電平有效。EN 稱使能信號(hào)或控制信號(hào)，A、B

22、 稱數(shù)據(jù)信號(hào)。當(dāng) EN = 0 時(shí)，Y = AB，三態(tài)門處于工作態(tài)；當(dāng) EN = 1 時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。第31頁(yè)/共73頁(yè)EN 即 Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN第32頁(yè)/共73頁(yè)2. 應(yīng)用 任何時(shí)刻 EN1、EN2、 EN3 中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。總線 ( (1) )構(gòu)成單向總線 第33頁(yè)/共73頁(yè)DIDO/DIDO00高阻態(tài)工作DI EN = 0 時(shí)，總線上的數(shù)據(jù) DI經(jīng)反相后在 G2 輸出端輸出。( (2) )構(gòu)成雙

23、向總線 DIDO/DIDO11工作DO高阻態(tài) EN = 1 時(shí)，數(shù)據(jù) DO 經(jīng) G1 反相后傳送到總線上。 DIDO/DIDO11工作DO高阻態(tài) EN = 1 時(shí)，數(shù)據(jù) DO 經(jīng) G1 反相后傳送到總線上。 DIDO/DIDO第34頁(yè)/共73頁(yè) TTL 集成門的類型很多, ,那么如何識(shí)別它們? ?各類型之間有何異同? ?如何選用合適的門? ?三、三、TTL 集成門應(yīng)用要點(diǎn)集成門應(yīng)用要點(diǎn) 1. . 各系列 TTL 集成門的比較與選用 用于民品 用于軍品 具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但 CT54 系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。 按工作溫度和電源允許變化范圍不同分為

24、 CT74 系列 CT54 系列第35頁(yè)/共73頁(yè)向高速發(fā)展 向低功耗發(fā)展 按平均傳輸延遲時(shí)間和平均功耗不同分 向減小功耗 - -延遲積發(fā)展 措施：增大電阻值 措施：( (1) ) 采用 SBD 和抗飽和三極管；( (2) ) 采用有源泄放電路；( (3) ) 減小電路中的電阻值。其中，LSTTL 系列綜合性能優(yōu)越、品種多、價(jià)格便宜； ALSTTL 系列性能優(yōu)于 LSTTL，但品種少、價(jià)格較高，因此實(shí)用中多選用 LSTTL。 CT74 系列( (即標(biāo)準(zhǔn) TTL ) )CT74L 系列( (即低功耗 TTL簡(jiǎn)稱 LTTL) ) CT74H 系列( (即高速 TTL簡(jiǎn)稱 HTTL) )CT74S

25、系列( (即肖特基TTL簡(jiǎn)稱 STTL) ) CT74AS 系列( (即先進(jìn)肖特基TTL簡(jiǎn)稱 ASTTL) ) CT74LS 系列( (即低功耗肖特基TTL 簡(jiǎn)稱 LSTTL) )CT74ALS 系列( (即先進(jìn)低功耗肖特基TTL 簡(jiǎn)稱 LSTTL) ) 第36頁(yè)/共73頁(yè)集成門的選用要點(diǎn)( (1) )實(shí)際使用中的最高工作頻率實(shí)際使用中的最高工作頻率 fm 應(yīng)不大于邏輯門最高工作應(yīng)不大于邏輯門最高工作 頻率頻率 fmax 的一半。的一半。 實(shí)物圖片 ( (2) )不同系列不同系列 TTL 中，器件型號(hào)后面幾位數(shù)字相同時(shí)，通中，器件型號(hào)后面幾位數(shù)字相同時(shí)，通常邏輯功能、外型尺寸、外引線排列都相同

26、。但工作速常邏輯功能、外型尺寸、外引線排列都相同。但工作速度度( (平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間 tpd ) )和平均功耗不同。實(shí)際使用和平均功耗不同。實(shí)際使用時(shí)，時(shí)， 高速門電路可以替換低速的；反之則不行。高速門電路可以替換低速的；反之則不行。 例如 CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00 xx74xx00 引腳圖 雙列直插 14 引腳四 2 輸入與非門 第37頁(yè)/共73頁(yè)2. TTL 集成邏輯門的使用要點(diǎn) ( (1) )電源電壓用 + 5 V， 74 系列應(yīng)滿足 5 V 5% 。( (2) )輸出端的連接 普通 TTL

27、門輸出端不允許直接并聯(lián)使用。 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。 集電極開(kāi)路門輸出端可并聯(lián)使用，但公共輸出端和電源 VCC 之間應(yīng)接負(fù)載電阻 RL。 輸出端不允許直接接電源 VCC 或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。 第38頁(yè)/共73頁(yè)3. 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。接 VCC通過(guò) 1 10 k 電阻接 VCC與有用輸入端并接TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。第39頁(yè)/共73頁(yè)或門和或非門的

28、多余輸入端接邏輯 0或者與有用輸入端并接第40頁(yè)/共73頁(yè) 例 欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。( (ROFF 700 ，RON 2.1 k )第41頁(yè)/共73頁(yè)解：OC 門輸出端需外接上拉電阻RC5.1kY = 1Y = 0 RI RON ，相應(yīng)輸入端為高電平。510 RI UGS(th)N +UGS(th)P且 UGS(th)N =UGS(th)P UGS(th)N增強(qiáng)型 NMOS 管開(kāi)啟電壓AuIYuOVDDSGDDGSBVPVNB NMOS 管的襯底接電路最低電位，PMOS管的襯底接最高電位，從而保證襯底與漏源間的 PN 結(jié)始終反偏。.uGSN+- -增強(qiáng)型 PMOS 管開(kāi)啟電壓uGS

29、P+- -UGS(th)PuGSN UGS(th)N 時(shí)，增強(qiáng)型 NMOS 管導(dǎo)通uGSN UGS(th)N 時(shí)，增強(qiáng)型 NMOS 管截止OiDuGSUGS(th)N增強(qiáng)型 NMOS 管轉(zhuǎn)移特性 時(shí), 增強(qiáng)型 PMOS 管導(dǎo)通 時(shí), 增強(qiáng)型 PMOS 管截止OiDuGSUGS(th)P增強(qiáng)型 PMOS 管轉(zhuǎn)移特性PGS(th)GSPUu PGS(th)GSPUu AuIYuOVDDSGDDGSBVPVNB( (一) )電路基本結(jié)構(gòu) UIL = 0 V，UIH = VDD第44頁(yè)/共73頁(yè)AuIYuOVDDSGDDGSVP襯底 BVN襯底 B( (二) )工作原理 ROFFNRONPuO+VDD

30、SDDS導(dǎo)通電阻 RON 截止電阻 ROFFRONNROFFPuO+VDDSDDS可見(jiàn)該電路構(gòu)成 CMOS 非門，又稱 CMOS 反相器。無(wú)論輸入高低，VN、VP 中總有一管截止，使靜態(tài)漏極電流 iD 0。因此 CMOS 反相器靜態(tài)功耗極微小。 輸入為低電平，UIL = 0V 時(shí)，uGSN = 0V UGS(th)N , VN 導(dǎo)通，VP 截止，PGS(th)DDDDGSPV0UVVu 輸入為低電平 UIL = 0 V 時(shí)，uGSN = 0V UGS(th)N ， VN 截止，VP 導(dǎo)通，PGS(th)DDSPGPV0UVuu GSPuuO VDD , 為高電平。UIH = VDDuO 0 V

31、 ，為低電平。第45頁(yè)/共73頁(yè)二、其他功能的二、其他功能的 CMOS 門電門電路路 ( (一) )CMOS 與非門和或非門 1. . CMOS 與非門 ABVDDVPBVPAVNAVNBY 每個(gè)輸入端對(duì)應(yīng)一對(duì) NMOS 管和PMOS 管。NMOS 管為驅(qū)動(dòng)管，PMOS 管為負(fù)載管。輸入端與它們的柵極相連。與非門結(jié)構(gòu)特點(diǎn)：驅(qū)動(dòng)管相串聯(lián)，負(fù)載管相并聯(lián)。第46頁(yè)/共73頁(yè)ABVDDVPBVPAVNAVNBY CMOS 與非門工作原理11導(dǎo)通導(dǎo)通截止截止0 驅(qū)動(dòng)管均導(dǎo)通， 負(fù)載管均截止， 輸出為低電平。 當(dāng)輸入均為 高電平時(shí)： 低電平輸入端相對(duì)應(yīng)的驅(qū)動(dòng)管截止，負(fù)載管導(dǎo)通，輸出為高電平。 當(dāng)輸入中有

32、低電平時(shí)：ABVDDVPBVPAVNAVNBY0截止導(dǎo)通1因此 Y = AB第47頁(yè)/共73頁(yè)2. . CMOS 或非門 ABVDDVPBVPAVNAVNBY或非門結(jié)構(gòu)特點(diǎn)：驅(qū)動(dòng)管相并聯(lián)，負(fù)載管相串聯(lián)。第48頁(yè)/共73頁(yè)YABuOuIVDD1漏極開(kāi)路的CMOS與非門電路( (二) )漏極開(kāi)路的 CMOS 門簡(jiǎn)稱 OD 門 與 OC 門相似，常用作驅(qū)動(dòng)器、電平轉(zhuǎn)換器和實(shí)現(xiàn)線與等。Y = AB構(gòu)成與門 構(gòu)成輸出端開(kāi)路的非門需外接上拉電阻 RD第49頁(yè)/共73頁(yè)C、C 為互補(bǔ)控制信號(hào) 由一對(duì)參數(shù)對(duì)稱一致的增強(qiáng)型 NMOS 管和 PMOS 管并聯(lián)構(gòu)成。 PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)

33、uO/uIVPCNMOSVN( (三) )CMOS 傳輸門 工作原理 MOS 管的漏極和源極結(jié)構(gòu)對(duì)稱，可互換使用，因此 CMOS 傳輸門的輸出端和輸入端也可互換。 uOuIuIuO 當(dāng) C = 0V，uI = 0 VDD 時(shí)，VN、VP 均截止，輸出與輸入之間呈現(xiàn)高電阻，相當(dāng)于開(kāi)關(guān)斷開(kāi)。 uI 不能傳輸?shù)捷敵龆?，稱傳輸門關(guān)閉。CC 當(dāng) C = VDD，uI = 0 VDD 時(shí)，VN、VP 中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當(dāng)于開(kāi)關(guān)閉合。 uO = uI，稱傳輸門開(kāi)通。 C = 1，C = 0 時(shí)，傳輸門開(kāi)通，uO = uI； C = 0，C = 1 時(shí)，傳輸門關(guān)閉，信號(hào)不能傳輸。第

34、50頁(yè)/共73頁(yè)P(yáng)MOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN 傳輸門是一個(gè)理想的雙向開(kāi)關(guān)，可傳輸模擬信號(hào)，也可傳輸數(shù)字信號(hào)。TGuI/uOuO/uICC傳輸門邏輯符號(hào) TG 即 Transmission Gate 的縮寫 ( (三) )CMOS 傳輸門 第51頁(yè)/共73頁(yè) 在反相器基礎(chǔ)上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它們的柵極分別受 EN 和 EN 控制。( (四) )CMOS 三態(tài)輸出門 AENVDDYVP2VP1VN1VN2低電平使能的 CMOS 三態(tài)輸出門工作原理001導(dǎo)通導(dǎo)通Y=A110截止截止Z EN = 1 時(shí)，VP2、VN

35、2 均截止，輸出端 Y 呈現(xiàn)高阻態(tài)。 因此構(gòu)成使能端低電平有效的三態(tài)門。 EN = 0 時(shí)，VP2 和 VN2 導(dǎo)通，呈現(xiàn)低電阻，不影響 CMOS 反相器工作。 Y = AEN第52頁(yè)/共73頁(yè)三、三、CMOS 數(shù)字集成電路應(yīng)用要點(diǎn)數(shù)字集成電路應(yīng)用要點(diǎn) ( (一) )CMOS 數(shù)字集成電路系列 CMOS4000 系列 功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬 VDD = 3 15 V；工作頻率低，fmax = 5 MHz；驅(qū)動(dòng)能力差。高速CMOS 系列( (又稱 HCMOS 系列) ) 功耗極低、抗干擾能力強(qiáng)；電源電壓范圍 VDD = 2 6 V；工作頻率高，fmax = 50 MHz；驅(qū)動(dòng)能力

36、強(qiáng)。 提高速度措施：減小MOS 管的極間電容。 由于CMOS電路 UTH VDD / 2，噪聲容限UNL UNH VDD / 2，因此抗干擾能力很強(qiáng)。電源電壓越高，抗干擾能力越強(qiáng)。第53頁(yè)/共73頁(yè)民品 軍品 VDD = 2 6 V T 表示與 TTL 兼容VDD = 4.5 5.5 V CC54HC / 74HC 系列CC54HC / 74HC 系列 TT按電源電壓不同分為 按工作溫度不同分為 CC74 系列 CC54 系列 高速 CMOS 系列第54頁(yè)/共73頁(yè)1. 注意不同系列 CMOS 電路允許的電源電壓范圍不同， 一般多用 + + 5 V。電源電壓越高，抗干擾能力也越強(qiáng)。 ( (二)

37、 )CMOS 集成邏輯門使用要點(diǎn) 2. 閑置輸入端的處理 不允許懸空。 可與使用輸入端并聯(lián)使用。但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。 與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。 第55頁(yè)/共73頁(yè)2.5 集成邏輯門電路的應(yīng)用主要要求：主要要求： 了解 TTL 和 CMOS 電路的主要差異。 了解集成門電路的選用和應(yīng)用。 第56頁(yè)/共73頁(yè)一、一、CMOS 門門電路比之電路比之 TTL 的主要特的主要特點(diǎn)點(diǎn) 注意：CMOS 電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動(dòng)功率極小，并非 CMOS 電路的驅(qū)動(dòng)能力比 TTL

38、強(qiáng)。實(shí)際上 CMOS4000 系列驅(qū)動(dòng)能力遠(yuǎn)小于 TTL，HCMOS 驅(qū)動(dòng)能力與 TTL 相近。 功耗極低 抗干擾能力強(qiáng) 電源電壓范圍寬 輸出信號(hào)擺幅大( (UOH VDD，UOL 0 V) ) 輸入阻抗高 扇出系數(shù)大 第57頁(yè)/共73頁(yè)二、集成邏輯門電路的選用二、集成邏輯門電路的選用 根據(jù)電路工作要求和市場(chǎng)因素等綜合決定 若對(duì)功耗和抗干擾能力要求一般，可選用 TTL 電路。目前多用 74LS 系列，它的功耗較小，工作頻率一般可用至 20 MHz；如工作頻率較高，可選用 CT74ALS 系列，其工作頻率一般可至 50 MHz。 若要求功耗低、抗干擾能力強(qiáng)，則應(yīng)選用 CMOS 電路。其中 CMO

39、S4000 系列一般用于工作頻率 1 MHz 以下、驅(qū)動(dòng)能力要求不高的場(chǎng)合；HCMOS 常用于工作頻率 20 MHz 以下、要求較強(qiáng)驅(qū)動(dòng)能力的場(chǎng)合。 第58頁(yè)/共73頁(yè)解：三、集成邏輯門電路應(yīng)用舉例三、集成邏輯門電路應(yīng)用舉例 例 試改正下圖電路的錯(cuò)誤，使其正常工作。CMOS 門TTL 門OD 門(a)(b)(c)(d)VDDCMOS 門Ya = ABVDDYb = A + BTTL 門OD 門Yc = AVDDENYd=ABEN = 1 時(shí)EN = 0 時(shí)OD 門&TTL 門懸空CMOS 門懸空第59頁(yè)/共73頁(yè)可用兩級(jí)電路 2 個(gè)與非門實(shí)現(xiàn)之 例 試分別采用與非門和或非門實(shí)現(xiàn)與門和或門。解：

40、( (1) ) 用與非門實(shí)現(xiàn)與門設(shè)法將 Y = AB 用與非式表示因?yàn)?Y = AB = AB因此，用與非門實(shí)現(xiàn)的與門電路為Y = AB將與非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門第60頁(yè)/共73頁(yè)可用兩級(jí)電路 3 個(gè)與非門實(shí)現(xiàn)( (2) ) 用與非門實(shí)現(xiàn)或門因此，用與非門實(shí)現(xiàn)的或門電路為Y = A + B因?yàn)?Y = A + B = A + B = A B設(shè)法將 Y = A + B 用與非式表示實(shí)現(xiàn) A實(shí)現(xiàn) B第61頁(yè)/共73頁(yè)可用兩級(jí)電路 3 個(gè)或非門實(shí)現(xiàn)之。( (3) ) 用或非門實(shí)現(xiàn)與門設(shè)法將 Y = AB 用或非式表示因此，用或非門實(shí)現(xiàn)的與門電路為因?yàn)?Y = AB = A B = A

41、 + B將或非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門Y = AB第62頁(yè)/共73頁(yè)可用兩級(jí)電路 2 個(gè)或非門實(shí)現(xiàn)之( (4) ) 用或非門實(shí)現(xiàn)或門設(shè)法將 Y = A + B 用或非式表示因?yàn)?Y = A + B = A + B因此，用或非門實(shí)現(xiàn)的或門電路為Y = A + B第63頁(yè)/共73頁(yè) 例 有一個(gè)火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警信號(hào)，試用與非門設(shè)計(jì)產(chǎn)生報(bào)警信號(hào)的電路。輸輸 入入輸輸 出出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1解：(

42、 (1) ) 分析設(shè)計(jì)要求，建立真值表感三種不同類型的火災(zāi)探測(cè)器有煙感、溫感和紫外光產(chǎn)生報(bào)警信號(hào)兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才與非門設(shè)計(jì) 報(bào)警電路的輸入信號(hào)為煙感、溫感和紫外光感三種探測(cè)器的輸出信號(hào)，設(shè)用 A、B、C 表示，且規(guī)定有火災(zāi)探測(cè)信號(hào)時(shí)用 1 表示，否則用 0 表示。 報(bào)警電路的輸出用 Y 表示，且規(guī)定需報(bào)警時(shí)Y 為 1 ，否則 Y 為 0。由此可列出真值表如右圖所示11110000( (2) ) 根據(jù)真值表畫函數(shù)卡諾圖第64頁(yè)/共73頁(yè) 1 1ABC0100 0111 10 1 1( (3) ) 用卡諾圖化簡(jiǎn)法求出輸出邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式，再變換為與非表達(dá)式。Y =

43、 AB + AC + BC( (4) ) 畫邏輯圖根據(jù) Y 的與非表達(dá)式畫邏輯圖=AB AC BCABCY=AB AC BC第65頁(yè)/共73頁(yè)門電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實(shí)用中通常采用集成門電路，常用的有與非門、或非門、與或非門、異或門、輸出開(kāi)路門、三態(tài)門和 CMOS 傳輸門等。門電路的學(xué)習(xí)重點(diǎn)是常用集成門的邏輯功能、外特性和應(yīng)用方法。 本章小結(jié)本章小結(jié)第66頁(yè)/共73頁(yè)在數(shù)字電路中，三極管作為開(kāi)關(guān)使用。硅 NPN 管的截止條件為 UBE 0.5 V ，可靠截止條件為 UBE 0 V，這時(shí) iB 0，iC 0，集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi)；飽和

44、條件為 iB IB(sat) ，這時(shí)，硅管的 UBE(sat) 0.7 V，UCE(sat) 0.3 V，集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)閉合。 三極管的開(kāi)關(guān)時(shí)間限制了開(kāi)關(guān)速度。開(kāi)關(guān)時(shí)間主要由電荷存儲(chǔ)效應(yīng)引起，要提高開(kāi)關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的消散。 第67頁(yè)/共73頁(yè)TTL 數(shù)字集成電路主要有 CT74 標(biāo)準(zhǔn)系列、CT74L 低功耗系列、CT74H 高速系列、CT74S 肖特基系列、CT74LS 低功耗肖特基系列、CT74AS 先進(jìn)肖特基系列和 CT74ALS先進(jìn)低功耗肖特基系列。其中，CT74L 系列功耗最小，CT74AS 系列工作頻率最高。 通常用功耗 - - 延遲積

45、來(lái)綜合評(píng)價(jià)門電路性能。 CT74LS 系列功耗- -延遲積很小、性能優(yōu)越、品種多、價(jià)格便宜，實(shí)用中多選用之。ALSTTL 系列性能更優(yōu)于 LSTTL，但品種少、價(jià)格較高。第68頁(yè)/共73頁(yè)CMOS 數(shù)字集成電路主要有 CMOS4000 系列和HCMOS 系列。CMOS4000 系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強(qiáng)，電源電壓范圍寬，因此，在工作頻率不高的情況下應(yīng)用很多。CC74HC 和 CC74HCT 兩個(gè)系列的工作頻率和負(fù)載能力都已達(dá)到 TTL 集成電路 CT74LS的水平，但功耗、抗干擾能力和對(duì)電源電壓變化的適應(yīng)性等比 CT74LS 更優(yōu)越。因此，CMOS 電路在數(shù)字集成電路

46、中，特別是大規(guī)模集成電路應(yīng)用更廣泛，已成為數(shù)字集成電路的發(fā)展方向。 第69頁(yè)/共73頁(yè)應(yīng)用集成門電路時(shí)，應(yīng)注意： TTL電路只能用5 V( (74系列允許誤差5%) )；CMOS4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；CTMOS 系列用 4.5 5.5 V。一般情況下，CMOS 門多用 5 V，以便與 TTL 電路兼容。 ( (1) )電源電壓的正確使用 ( (2) )輸出端的連接 開(kāi)路門的輸出端可并聯(lián)使用實(shí)現(xiàn)線與，還可用來(lái)驅(qū)動(dòng)需要一定功率的負(fù)載。 三態(tài)輸出門的輸出端也可并聯(lián)，用來(lái)實(shí)現(xiàn)總線結(jié)構(gòu)，但三態(tài)輸出門必須分時(shí)使能。使用三態(tài)門時(shí)，需注意使能端的有效電平。 普通門(

47、 (具有推拉式輸出結(jié)構(gòu)) )的輸出端不允許直接并聯(lián)實(shí)現(xiàn)線與。第70頁(yè)/共73頁(yè)( (3) ) 閑置輸入端的處理 ( (4) )信號(hào)的正確使用 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，CMOS 電路多余輸入端不允許懸空。 CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場(chǎng)合。數(shù)字電路中的信號(hào)有高電平和低電平兩種取值，高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。門電路種類不同，高電平和低電平的允許范圍也不同。 或門和或非門與門和與非門多余輸入端接地或與有用輸入端并接多余輸入端接正電源或與有用輸入端并接第71頁(yè)/共73頁(yè)UILUOFFUIHUONUILUSLUIHUSH通常以保證有較大的噪聲容限噪聲容限越大，則電路抗干擾能力越強(qiáng)。UIL UOL 0 VUIH UOH VDD UNL UNH VDD / 2 ，噪聲容限很大， 因此電路抗干擾能力很強(qiáng)。CMOS 傳輸門既可傳輸數(shù)字信號(hào)，也可傳輸模擬信號(hào)。 當(dāng)輸入端外接電阻 RI 時(shí)RI ROFF 相當(dāng)于輸入邏輯 0RI RON 相當(dāng)于輸入邏輯 1TTL 電 路CMOS 電路CMOS 門電路由于輸入電流為零，因此不存在開(kāi)門電阻和關(guān)門電阻。第72頁(yè)/共73頁(yè)感謝您的觀看！第73頁(yè)/共73頁(yè)