計算機組成原理第六章(白中英版

會計學1計算機組成原理第六章計算機組成原理第六章(白中英版白中英版目錄第1頁/共51頁第2頁/共51頁6.1 6.1 總線的概念和結構形態(tài)總線的概念和結構形態(tài)6.2 6.2 總線接口總線接口6.3 6.3 總線的仲裁、定時和數(shù)據(jù)傳送模式總線的仲裁、定時和數(shù)據(jù)傳送模式 6 6.4.4 PCIPCI總線總線6.5 ISA6.5 ISA總線和總線和Futurebus+Futurebus+總線總線第3頁/共51頁I/O總線總線：中低速：中低速I/O設備間互相設備間互相連接的總線連接的總線第4頁/共51頁演示演示第5頁/共51頁序關系序關系為了方便各個功能部件的連接，為了方便各個功能部件的連接，廣泛應用的總線都實現(xiàn)了標準化廣泛應用的總線都實現(xiàn)了標準化第6頁/共51頁舉例l5MHz5MHz的的80868086微處理器微處理器1616（4 40.20.21010-6-6）bpsbps202010106 6 bps bps2.5 2.5 MB/SMB/Sl66MHz66MHz的的PentiumPentium，基本非流水線總線周期，基本非流水線總線周期64642 2666610106 6 bps bps264 MB/S264 MB/Sl66MHz66MHz的的PentiumPentium，2-1-1-12-1-1-1猝發(fā)讀周期猝發(fā)讀周期32325 5666610106 6 B/S B/S422.4 MB/S422.4 MB/S第7頁/共51頁解：解：(1)設總線帶寬用設總線帶寬用Dr表示，總線時鐘周期用表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用表示，一個總線周期傳送的數(shù)據(jù)量用D表示，表示，根據(jù)定義可得根據(jù)定義可得:Dr=D/T=D1/T=Df=4B331000000/s=132MB/s (2)64位位=8BDr=Df=8B661000000/s=528MB/s 此處：此處：1MB106 B第8頁/共51頁1.1.單總線結構單總線結構在單處理器的計算機中，使用一條單一的系統(tǒng)總線在單處理器的計算機中，使用一條單一的系統(tǒng)總線來連接來連接CPUCPU、主存和、主存和I/OI/O設備，叫做單總線結構。設備，叫做單總線結構。要求連接到總線上的邏輯部件必須要求連接到總線上的邏輯部件必須高速高速運行，以便運行，以便在某些設備需要使用總線時能迅速獲得總線控制權；在某些設備需要使用總線時能迅速獲得總線控制權；當不再使用總線時，能迅速放棄總線控制權。當不再使用總線時，能迅速放棄總線控制權。CPU主存主存設備設備接口接口設備設備接口接口 單總線結構單總線結構系統(tǒng)總線第9頁/共51頁CPU主存設備適配器設備適配器雙總線結構雙總線結構存儲總線系統(tǒng)總線第10頁/共51頁CPU主存設備適配器設備適配器IOPI/O總線三總線結構三總線結構系統(tǒng)總線存儲總線第11頁/共51頁早期總線的內(nèi)部結構早期總線的內(nèi)部結構-處理器芯片引腳的延伸處理器芯片引腳的延伸CPU存儲器存儲器模塊模塊輸入設備輸入設備接口接口輸出設備輸出設備接口接口數(shù)據(jù)線數(shù)據(jù)線地址線地址線控制線控制線第12頁/共51頁CPU-CACHE模塊模塊存儲器存儲器模塊模塊I/O接口接口總線總線控制器控制器數(shù)據(jù)傳送總線（數(shù)據(jù)線、地址線、控制線）數(shù)據(jù)傳送總線（數(shù)據(jù)線、地址線、控制線）仲裁總線（仲裁總線（BR、BG）中斷和同步總線中斷和同步總線公用線（時鐘信號、電源公用線（時鐘信號、電源/地線、地線、）當代流行的總線內(nèi)部結構當代流行的總線內(nèi)部結構第13頁/共51頁第14頁/共51頁第15頁/共51頁演示演示演示演示第16頁/共51頁盤、鼠標器與主機間采用串行數(shù)據(jù)傳送第17頁/共51頁演示演示第18頁/共51頁起始位起始位每個字符開始傳送的標志，每個字符開始傳送的標志，起始位采用邏輯起始位采用邏輯0電平電平數(shù)據(jù)位數(shù)據(jù)位數(shù)據(jù)位緊跟著起始位傳送。數(shù)據(jù)位緊跟著起始位傳送。由由58個二進制位組成，低位先傳送個二進制位組成，低位先傳送校驗位校驗位用于校驗是否傳送正確；可用于校驗是否傳送正確；可選擇奇檢驗、偶校驗或不傳送校驗位選擇奇檢驗、偶校驗或不傳送校驗位停止位停止位表示該字符傳送結束。停止表示該字符傳送結束。停止位采用邏輯位采用邏輯1電平，可選擇電平，可選擇1、1.5或或2位位起始位起始位校驗位校驗位停止位停止位空閑位空閑位數(shù)據(jù)位數(shù)據(jù)位低位低位高位高位字符字符0/10/1 0/10/10/10/10/10/11 10 01 11 11 1空閑位空閑位傳送字符之間的邏輯傳送字符之間的邏輯1電平電平，表示沒有進行傳送，表示沒有進行傳送第19頁/共51頁第20頁/共51頁【解解】：波特數(shù)為：波特數(shù)為：10位位120/秒秒=1200波特波特 每個數(shù)據(jù)位占用的時間每個數(shù)據(jù)位占用的時間Td是波特數(shù)的倒數(shù)：是波特數(shù)的倒數(shù)：Td=1/1200=0.8330.001s=0.833ms發(fā)送發(fā)送8位數(shù)據(jù)：位數(shù)據(jù)：59H01011001B，偶校驗、兩個停止位，偶校驗、兩個停止位第21頁/共51頁某一時刻，只能有一個主設備控制總線，某一時刻，只能有一個主設備控制總線，其它設備此時可以作為從設備其它設備此時可以作為從設備某一時刻，只能有一個設備向總線發(fā)送數(shù)據(jù)，某一時刻，只能有一個設備向總線發(fā)送數(shù)據(jù)，但可以有多個設備從總線接收數(shù)據(jù)但可以有多個設備從總線接收數(shù)據(jù)第22頁/共51頁集中仲裁：鏈式查詢方式集中仲裁：鏈式查詢方式總總線線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線BS -總線忙總線忙BR-總線請求總線請求BG-總線同意總線同意I/O接口接口1第23頁/共51頁 0BS -總線忙總線忙BR-總線請求總線請求總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0BSBRI/O接口接口1I/O接口接口n設備地址設備地址集中仲裁：計數(shù)器定時查詢方式集中仲裁：計數(shù)器定時查詢方式I/O接口接口1 計數(shù)器計數(shù)器設備地址設備地址 1第24頁/共51頁排隊器排隊器排隊器排隊器集中仲裁：獨立請求方式集中仲裁：獨立請求方式總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-總線同意總線同意BR-總線請求總線請求第25頁/共51頁中央中央處理器處理器設備接口設備接口0設備接口設備接口1設備接口設備接口N312第26頁/共51頁第27頁/共51頁第28頁/共51頁同步式數(shù)據(jù)輸入同步式數(shù)據(jù)輸入T1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 讀讀命令命令 數(shù)據(jù)數(shù)據(jù)第29頁/共51頁同步式數(shù)據(jù)輸出同步式數(shù)據(jù)輸出T1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 寫寫命令命令 數(shù)據(jù)數(shù)據(jù)第30頁/共51頁第31頁/共51頁不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖異步時序的互鎖關系異步時序的互鎖關系主設備主設備從設備從設備請請求求回回答答第32頁/共51頁時序圖時序圖第33頁/共51頁n一個主設備對多個從設備的寫入操作第34頁/共51頁時序圖時序圖第35頁/共51頁第36頁/共51頁第37頁/共51頁第38頁/共51頁示意圖示意圖第39頁/共51頁第40頁/共51頁示意圖示意圖第41頁/共51頁n361624n8MHz總線頻率，2個時鐘周期傳送16位數(shù)據(jù)第42頁/共51頁第43頁/共51頁第44頁/共51頁第45頁/共51頁第46頁/共51頁第47頁/共51頁仲裁和分布仲裁思想n掌握總線同步定時和異步定時（時序）的特點n了解各種總線數(shù)據(jù)傳送模式n了解PCI總線、ISA總線、SCSI總線和IEEE1394總線的特點第48頁/共51頁第49頁/共51頁第50頁/共51頁