先進EMC的PCB 設(shè)計和布局 第8部分

《先進EMC的PCB 設(shè)計和布局 第8部分》由會員分享，可在線閱讀，更多相關(guān)《先進EMC的PCB 設(shè)計和布局 第8部分（16頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、先進EMC的PCB 設(shè)計和布局 第8部分 先進EMC的PCB 設(shè)計和布局 第8部分-上半部 ?----- 一些多方面的最終問題 ? ??? 這是8篇關(guān)于印刷電路版PCB設(shè)計和布局中在電磁兼容性EMC的實踐驗證過的設(shè)計技術(shù)系列文章中的最后一篇。這個系列適合將在PCB上構(gòu)造的電子電路的設(shè)計人員，并可作為PCB設(shè)計人員的課程。本系列覆蓋了所有的應(yīng)用領(lǐng)域，包括家用電器、商業(yè)/醫(yī)學(xué)/工業(yè)設(shè)備、以及從汽車、鐵路、船只到航空和軍事領(lǐng)域。 ??? PCB技術(shù)在以下方面是很有用的： ·??? 減少（或消除）封閉層次的屏蔽以節(jié)省成本； ·??? 減少設(shè)計迭代的次數(shù)，從而減少上市時間和遵從標準的成本

2、； ·??? 改進位于同一位置的無線數(shù)據(jù)通信 (GSM、DECT、藍牙、IEEE 802.11等)的有效范圍； ·??? 使用甚高速設(shè)備或大功率數(shù)字信號處理 (DSP)； ·??? 使用最新的IC技術(shù)(130nm或90nm芯片處理，“芯片尺度”包裝等)。 ??? 本系列覆蓋的主題包括： 1.節(jié)省時間和總體成本； 2.隔離和接口抑制； 3.PCB基座粘合； 4.OV和電源的參考平面； 5.解除耦合，包括埋入式電容技術(shù)； 6.發(fā)射線； 7.路由和層堆疊，包括微經(jīng)由技術(shù)； 8.一些多方面的最終問題。 ? ??? 本文是這個系列的最后一部分，希望讀者閱讀后，能找到

3、一些感興趣或有用的東西。 在此前，電磁兼容雜志發(fā)表的 "電磁兼容技術(shù)設(shè)計"系列文章 [1]就包括了一節(jié)PCB設(shè)計和布局，但僅僅覆蓋了PCB中最基本的EMC技術(shù)，即無論電路有多簡單，所有PCB都必須遵循的技術(shù)。那個系列已經(jīng)發(fā)布。該作者發(fā)表的其它文章和書籍也涉及到PCB的基本EMC問題。 ??? 與上面的文章一樣，本系列也不會將太多的時間花費在分析這些技術(shù)為何有效的方面，而是集中于描述它們的實際應(yīng)用，以及適用的條件。但這些技術(shù)是在實踐中經(jīng)過世界上無數(shù)設(shè)計人員驗證過的，這些技術(shù)為何有效，是為學(xué)術(shù)界了解的，因此可以放心使用。本系列描述了少數(shù)還沒有完全檢驗過的技術(shù)，在適當?shù)臅r候，我們會指出。 ?

4、?? 本系列本部分的內(nèi)容： 1 到PCB的電源連接 2 低介電常數(shù)（Low-K）絕緣材料 3 芯片尺寸包裝（Chip-scale packages，CSP） 4 板上芯片（Chip-on-board，COB） 5 PCB上的散熱（Heatsink） 5.1 散熱的EMC效應(yīng) 5.2 散熱RF共振 5.3 將散熱結(jié)合到PCB平面 5.4 組合屏蔽和散熱 5.5 其它有用的散熱技術(shù) 5.6 電源設(shè)備的散熱 6 包裝共振 7 消除釘子床（bed-of-nails）的測試墊或飛線探針測試（flying probe testing） 8 未使用的I/O針腳 9 晶體和震蕩器

5、 10 IC技巧 11 傳輸線兩端端結(jié)的定位 12 電磁帶寬間隙（Electromagnetic Band Gap，EBG） 13 一些最終的PCB設(shè)計問題 14 注意制造商修板面設(shè)計或板層 15 考慮EMC設(shè)計的未來檢驗 15.1 在設(shè)計圖上標記EMC設(shè)計特征或關(guān)鍵部分 15.2 EMC設(shè)計的質(zhì)量控制過程 16 具有EMC能力的質(zhì)量控制、變更控制、成本降低 17 折中 18 參考文獻 19 一些有用的深入信息源 ? 1 到PCB的電源連接 ??? 所有攜帶電源和OV的PCB連接器都應(yīng)該使用鄰接其電源的針腳和OV連接。如果連接器較長，就應(yīng)該有大量的電源/OV針腳對

6、沿著整個長度分布，如果連接器還比較寬，就還應(yīng)該有大量的電源/OV針腳對沿著整個區(qū)域分布。 ??? 理想時每個信號針腳都應(yīng)該有一個鄰接的電源/0V針腳對，但由于成本和空間約束，通常僅對關(guān)鍵信號才這樣作，諸如高速（例如Gb/s）互連。為Gb/s互連使用差分線對可以放寬這個約束，可以為每兩個或更多的信號設(shè)置一個電源/0V線對。差分線對(在其驅(qū)動器、PCB跡線、連接器針腳和外部連接電纜中，參見[6]中的不均衡越低，對于給定EMC性能水平，給定數(shù)目的信號需要的電源/OV針腳對就越少。 圖8A ?10個連接端子的例子 ? ??? 這個例子不均勻雙端子，高數(shù)字速率或頻率信號不是很好 電源

7、出/入針腳 ? 信號總是靠近0V針 ? ??? 解耦電容 (通常為10 - 100nF)應(yīng)該放置在電源和接地之間，緊靠連接器針腳的每個電源/OV對。在主電源進入PCB的地方，應(yīng)該放置一個大容量解耦器。在過去，高于470nF的大容量解耦一般用電解質(zhì)電容完成，現(xiàn)在可以用高達100μF（具有較低的電壓比率）的多層陶瓷來實現(xiàn)，而且效率比電解質(zhì)高、體積更小、更可靠、并且可逆。 ??? 上述指南也適用于到電纜的連接，以及板間連接。當用一個底板類型組件時，將電源/OV針腳對沿每個連接器的整個區(qū)域分布，有助于射頻（RF）在組件中所有平面之間達到低阻連接。在夾層板類型的組件中，也是這樣，但也推薦在

8、子板/夾層板的邊緣周圍分布OV連接（也可以分布在其區(qū)域上面），這有助于控制空腔共振 (參見[7]的第6節(jié))。 ??? 在多個電源與一個信號關(guān)聯(lián)的地方，如在模擬設(shè)計 (例如，+/-15V)中，上述指南也適用，但不是電源/OV針腳對，而是電源/OV針腳三聯(lián)組(例如，+/-15V和0V)。 2 低介電常數(shù)k電介質(zhì)（Low-K dielectrics） ??? 同質(zhì)基底（與諸如FR4等環(huán)氧玻璃基底相反）一般具有比FR4低的介電常數(shù) (’k’)，并具有較低損耗率，例如純聚合物、液晶聚合物（liquid crystal polymer，LCP）。聚四氟乙烯（甚至泡末聚四氟乙烯）基底有時也用于低k非常

9、重要的地方，但是基底越軟，在組裝PCB時就越難處理。較低的k使得傳導(dǎo)速度大于FR4，較低的損耗使得將高頻信號發(fā)送更遠并保持良好的SI成為可能。 ??? 低k基底的EMC優(yōu)點在于有比較低的非均衡水平，這可以用差分線路對來實現(xiàn)，參見[6]的5.2。較高阻抗電線使用較薄的跡線，但使用薄層基底時，跡線寬度對于低成本制造就太小了。低k電介質(zhì)對某些特征阻抗（全部是，否則都相同）使用較寬的跡線，在較高阻抗的傳輸線上使用就容易些，或者成本低些。除了自身的特性外，較高阻抗傳輸線中流過的電流較小，因此，輻射較低。 ??? 在微波應(yīng)用（例如衛(wèi)星通信）中使用低k電介質(zhì)已有數(shù)十年歷史，隨著信號處理速度的提高，人們長

10、時間期待能在更主流的PCB，特別是PC主板和移動電話上使用它們，但迄今為止，設(shè)計人員有更好的方法保持使用低成本的FR4及其同類物。圖8B顯示了SI、基底損耗率、跡線長度之間的關(guān)系。 ? ??? 當信號高于10Gb/s時，文獻[9]指出，諸如FR4等玻璃纖基底上長度大于600mm的跡線將有嚴重的SI和/或EMC難度。文獻[6]的5.2及其圖6AK 指出了一個方法，使用一層或兩層同質(zhì)電介質(zhì)在其它低成本PCB中可以獲得較好的收益。 ??? 盡管本系列文章不打算討論SI問題，圖8C顯示了FR4和LCP之間串音與跡線-跡線分割的有趣的比較。 3 芯片尺寸包裝（Chip-scale pac

11、kages，CSP） ??? 一般可以制造這些具有優(yōu)異SI和EMC的非常小的IC包裝[10]，因為它們的較薄的包裝將硅片放置在PCB中較靠近OV平面的地方，因此圖象平面效應(yīng)更強 [11]。另外，具有非常小的內(nèi)部互連，意味著它們作為低于首次共振頻率的附屬天線，效率低，它們的首次共振頻率通常很高，因此，這些設(shè)備從設(shè)備提內(nèi)的發(fā)射比較少。 ??? 但是，這些非常小的器件的問題是，它們有高得多的開關(guān)邊緣和較高頻率的傳導(dǎo)進PCB的電源分布和信號跡線中的噪聲，這將大大惡化輻射。我知道有人用1kHz的時鐘頻率使用CSP，這一直超過了發(fā)射限制到1GHz (它的時鐘的百萬分之一諧振)。但如果遵循本系列所有文章

12、的建議，通?？梢宰屗鼈兙哂斜人鼈円〈母笤O(shè)備的更好的EMC。 4 板上芯片（Chip-on-board ，COB） ??? 在COB中，無遮蔽的硅沖墊（芯片）粘接到PCB，電線粘接到鍍金PCB墊上，然后用環(huán)氧樹脂或硅酮樹脂泡加蓋（’blob topped’）進行保護。這是很低成本的PCB組裝技術(shù)，通常用于大容量低成本消費產(chǎn)品的PCB中，或者用于表面粗糙和可靠的產(chǎn)品中。但是盡管其有較小的PCB墊底、低（容積）成本和粗糙性，COB似乎被大多數(shù)其它產(chǎn)品的設(shè)計人員所忽略。 ??? COB的小尺寸及其在PCB中緊緊靠近OV平面，意味著具有較好的EMC，但是如果仍需要屏蔽它們時，就可以使用較小的

13、屏蔽罐，參見 [12]。但是，在COB的泡狀蓋保護上面噴上感應(yīng)墨水，屏蔽COB就比較容易，且成本低。這種方式形成的屏蔽尺寸通常小內(nèi)部共振僅僅在10GHz以上，以致內(nèi)部還沒有空隙（在PCB表面），因此，其屏蔽效能可以高達數(shù)GHz，PCB屏蔽的更多信息參見[12]。 5 PCB上的散熱 5.1 散熱的EMC效應(yīng) ??? 當IC或電源晶體管中的電壓波動時，金屬散熱器與其冷卻的IC或電源半導(dǎo)體之間的零散電容將零散噪聲電流注入散熱器，其結(jié)果是，浮動的散熱器經(jīng)歷波動的噪聲電壓，引起電場發(fā)射。由于散熱器可能很大，并可能遠在PCB中OV平面之上，就可能成為發(fā)射的高效輻射器。 ??? 在IC或電源半

14、導(dǎo)體內(nèi)，到散熱器的零散電容是連接電線和鉛框引起的，還可能來自其硅片金屬化模型(大于1GHz)。許多類型的電源晶體管將其一個端接(例如，集電極、漏極、陽極)連接到其金屬調(diào)整片或金屬體，這些相對大的金屬區(qū)域與它們裝配到其上的疏散熱器之間的零散電容，可以達到100pF。 ??? 如果散熱器連接到參考電壓點，就會向里面注入波動的電流，并取決于連接的阻抗和電流的幅度，還會經(jīng)歷波動的電壓。如果參考電壓點不是正確的點，則以這種方式注入到其中的噪聲電流可以引起自干擾或引起更多的發(fā)射。 ??? 來自散熱器的電場可以直接發(fā)射，引起輻射發(fā)射的問題，它們也可以與導(dǎo)體和金屬框架耦合，引起傳導(dǎo)發(fā)射的問題。如果散熱器引

15、起發(fā)射問題，可能從散熱器耦合的外部電磁場產(chǎn)生抗擾性問題，在這里它可能耦合進IC或電源設(shè)備。因此，減少散熱器發(fā)射也可以改進抗擾性。沒有大于150kHz發(fā)射的低頻電路可能永遠不用使用這里描述的散熱技術(shù)來改進抗擾性。 ??? 對于良好的EMC (發(fā)射和抗擾性)，將散熱器連接到在第一地點實際引起波動電壓的半導(dǎo)體的參考電壓點，非常重要。在IC情況下，這是0V平面，在電源晶體管情況下，這是其引出電源的電壓橫桿之一，通常是經(jīng)過最低阻抗連接到設(shè)備的橫桿。連接方法、平面或電源橫桿在涉及到的最高頻率下具有低阻抗，這也很重要。在本節(jié)其余部分，將假設(shè)散熱器連接到PCB中的銅參考平面，這是控制大于幾個MHz的頻率所需

16、要的。 ??? 這個技術(shù)可以認為是減少原來從IC或晶體管中的導(dǎo)體流入散熱器的零散電容電流的回路區(qū)域 (對于良好的EMC，最好總是使用最小的路徑長度和最小的回路區(qū)域，將零散電流返回到其起源的地方 路徑長度在涉及的最高頻率處，應(yīng)該遠小于λ/10，越短越好)。 ??? 除了最簡單的散熱器 (例如，矩形金屬塊)， 1GHz(或更到)一下的精確分析需要計算機模擬，并考慮下面因素： ·??? 散熱器幾何形狀 ·??? 半導(dǎo)體類型和位置 ·??? 到任何OV平面和/或基座的接近性 ·??? 任何到參考點的連接的物理結(jié)構(gòu) ·??? 其連接到的參考點的物理特征 ·??? 散熱器到實際發(fā)射源的接近

17、性(例如，硅片及其結(jié)合電線和鉛框) 本節(jié)其余部分將詳細討論這些設(shè)計問題。 5.2 散熱RF共振 ??? 文獻[13]和[14]包含大量有用的散熱器共振信息，包括散熱器形狀和設(shè)備位置指南。當散熱器的任何維度的尺寸或它制造的一個或多個空穴的尺寸，超過涉及的最高頻率處的λ/10時，共振效應(yīng)才開始發(fā)生。當共振頻率碰巧與信號頻率或其諧振頻率一致時，來自散熱器的發(fā)射可以增加30dB或更多。最低的共振頻率由其最長的三維對角線的半波共振確定，例如，60mm管狀散熱器的首次（最低）共振在1.4 GHz左右。文獻[7]討論可PCB與其基座之間、兩個PCB之間的空穴共振，其設(shè)計指南也可以用于散熱器制造的空穴

18、。 ??? 方形或管狀散熱器傾向于在其結(jié)構(gòu)內(nèi)有最高的共振頻率，最好最低共振頻率高于涉及的最高頻率。但是，這類對稱形狀的散熱器傾向于在最低頻率處具有更高的Q，如果這些頻率在涉及的頻率內(nèi)（特別是在與時鐘諧振相同的頻率時），就會有問題。為避免這個問題，要制造成矩形的，不能太長太薄，避免簡單的長：寬：高比率(例如，1 : 2 : 3)，如圖8E。 ??? 在涉及的頻率范圍內(nèi)存在散熱共振的地方，IC或電源晶體管的最佳位置通常是散熱器的基座的中央，這也通常對于其熱性能也是最佳的。邊緣位置引起較大的共振增益和較高的發(fā)射。在翅片之間的通道中央最佳，直到通道本身共振為止 (但這一般遠高于基座共振的頻率)。垂

19、直翅片減少其排列方向的共振增益(Q值)，因此，通常最好將翅片沿最長的、散熱器維度方向排列。垂直翅片增加多數(shù)/所有共振模態(tài)的共振增益，參見圖8F、 8G和8H。 ? ? ? 5.3 將散熱結(jié)合到PCB平面 ??? 將散熱器結(jié)合到PCB中銅參考平面 (在信號處理IC情況下通常為OV平面)，一般能減少發(fā)射和增加最低共振的頻率 [15]、[16]、[17]、[18]。所有這些結(jié)合應(yīng)該短而直接，與裝配硬件（例如短的安裝桿）組合可能更有用。多個平面結(jié)合點應(yīng)該沿散熱器分布，以減少結(jié)合電感和提高散熱器的共振頻率。 ??? 散熱器和平面之間的較低的結(jié)合電感非常重要- 文獻[16]發(fā)現(xiàn)

20、，輻射出來的發(fā)射近似地隨著散熱器的結(jié)合網(wǎng)絡(luò)的3.5次方增加。文獻[16]也發(fā)現(xiàn)，均勻地分布結(jié)合點也很重要 – 它們的發(fā)射比同樣數(shù)目結(jié)合點的非均勻分布少20dB，并達到相同的總體電感。Intel推薦[18]結(jié)合點間距小于處理器核時鐘頻率處第3次諧波的λ/4 (例如，對于1GHz時鐘， <25mm)，但是，我推薦為散熱器發(fā)射或抗擾性，應(yīng)該小于涉及的最高頻率處的λ/10。 ??? 圖8J顯示樣本散熱器在浮動時（沒有結(jié)合到任何東西時），周圍的場的計算機模擬，圖8K模擬了結(jié)合到有4個方向（每個角落一個方向）的無限平面的相同散熱器，使用的模擬器是運行在現(xiàn)代PC上的FLO/EMC，盡管它為從直流到10GH

21、z的所有頻率計算三維場模式，這兩幅圖僅顯示了一個平面上一個頻率處的場模式。 ? ? ??? 圖8L繪制了圖8J和8K中的情況下，散熱器上方的一個點處的場強與頻率的關(guān)系。浮動的散熱器明顯是從直流到2GHz的場的良好發(fā)射器，并且在5.32GHz有共振；而當其角點處有4個結(jié)合點時，從直流到1GHz的發(fā)射就少了很多，最低共振在2.0GHz。 ??? 圖8L進一步模擬有8個和16個等距分布的結(jié)合點的相同散熱器。有8個點時，它在直流到2GHz內(nèi)的發(fā)射比浮動散熱器大大降低，最低共振頻率增加到3.75GHz。有6個點時，在從直流到3GHz內(nèi)的發(fā)射低得多，共振頻率進一步增加到4.6GHz。增

22、加更多的結(jié)合點的趨勢為：增加最低共振的頻率，這個頻率的發(fā)射水平減少到75%以下。 ??? 注意，16個結(jié)合點的模擬中，在9.75GHz處有新的共振，其它情況下則沒有?，F(xiàn)在還不知道其物理原因是什么，但它說明了揭示可能潛在地會引起問題的出人意料的結(jié)果的模擬的價值：在制造任何硬件之前的項目早期階段，變更的成本最低。 ??? 上述模擬使用了假設(shè)電阻為0Ω的“直接的”散熱器結(jié)合。文獻[7]中5.9節(jié)指出，對于PCB平面—--基座結(jié)合，使用有電阻（有損耗）的結(jié)合而不是0Ω結(jié)合，以增加共振頻率以下的發(fā)射為代價，減少了共振峰的幅度。圖8M顯示了一個模擬，它研究同樣的權(quán)衡是否適用于散熱器----平面結(jié)合。結(jié)

23、果指出，結(jié)合的電阻大于等于25Ω時，最低的共振幾乎完全被阻尼掉，代價是增加了共振頻率以下的發(fā)射。較高的結(jié)合電阻導(dǎo)致較高的從直流到最低共振頻率的發(fā)射，以及這個頻率以上的較低的發(fā)射。使用50Ω鐵磁珠替代電阻結(jié)合將恢復(fù)較低頻率的良好發(fā)射性能，其中的鐵氧體體的阻抗很低。 ??? 這些模擬結(jié)果暗示了一些有趣和有用的應(yīng)用，特別是它證明試圖移動高于涉及的頻率范圍的最低散熱共振是不現(xiàn)實的。但是，我知道，還沒有人試圖在實際設(shè)計中使用有電阻的或鐵氧體的散熱----平面結(jié)合，因此不知道它是否真的象模擬暗示的那樣，在實際中有效。 ??? 現(xiàn)在的一些處理器插座可以具有內(nèi)部的用于散熱器的散熱器接地桿，但大體上，

24、這應(yīng)該右設(shè)計者與其機電工程同事合作，來提出一個低成本的、容易在PCB上組裝的、不占用太多板上面積的方案。圖8N給出了Intel設(shè)計的例子[19] ----很簡單，焊接到PCB、與設(shè)備之上的散熱器進行彈簧舌接觸的金屬壓模 (中間的洞用于IC和散熱器之間熱傳導(dǎo)介質(zhì))。 ??? 設(shè)計和制造類似的金屬零件相對容易，如果設(shè)計時使用正確類型的彈性金屬，使用板固定實現(xiàn)與制造散熱器的材料的可靠器電氣接觸，效果就很好。PCB屏蔽罐或彈簧舌墊圈的制造商應(yīng)該能推薦最佳的材料，并且是制造這些材料的最佳廠商。 ? ? ??? 當設(shè)計將PCB平面結(jié)合到散熱器的餓方法時，當心期望的低阻抗可能被不類似的金屬之間

25、的任何接觸的腐蝕、隨時間的氧化效果（特別是使用鋁或鋼時）、制造殘留物或金屬上的保護性涂層（特別是使用絕緣聚合物涂層的陽極處理或鈍化）嚴重損害。在可能出現(xiàn)液體凝結(jié)或濕化的地方，腐蝕可能是個大問題。使用適當?shù)募夹g(shù)來保證，無論其生命周期內(nèi)的任何可以預(yù)料的物理、化學(xué)、生物或氣候暴露，所有有意的散熱器結(jié)合點都能維持非常低的阻抗接觸。 ??? 在制造中，堅持使用接觸壓強低的平滑探測，檢查每批金屬零件（散熱器、固定件等）的表面具有很高的傳導(dǎo)性。推薦這樣做，是因為一些金屬零件的制造上或鍍膜商不了解表面?zhèn)鲗?dǎo)性規(guī)范，并可能突發(fā)奇想，使用絕緣十足的聚合物（這些是人眼看不見的）涂層。還有，一些制造采購人員可能不顧

26、采購規(guī)格說明中的條紋，采購陽極化的鋁而不是鍍鉻（alochromed）的鋁，或者聚合物鈍化的有涂層的零件，因為“它們看起來都一樣：都是灰色的金屬”。 5.4 組合屏蔽和散熱 ??? 觀察圖8N，下一步看來很明顯----設(shè)計將散熱器連接到PCB的零件，這樣就將IC封閉到“法拉第籠子”中---- 屏蔽IC，造成散熱器和平面的更好結(jié)合，在PCB級別給出最好的EMC性能。在PCB級別屏蔽IC(如[12]中討論)限制了氣流，可能引起過熱，將屏蔽與散熱組合可以解決這個問題。一個適當?shù)慕Y(jié)構(gòu)的例子見圖8P。 ? ? ??? 圖8P顯示了一個包圍IC的金屬結(jié)構(gòu)，使用彈簧舌接觸頂部和底部，造成一個與

27、PCB 組件側(cè)面的OV保護跡線的電氣接觸(鍍錫且不用焊接電阻覆蓋)，并形成與散熱器基座的電氣接觸。這樣的金屬結(jié)構(gòu)有時稱為“尖樁籬笆”或“畫框”。圖8P沒有顯示尖樁籬笆上的任何對準或裝配針腳，也沒有顯示如何將散熱器固定在其位置上。 ??? 將散熱器結(jié)合到IC周圍的OV平面來形成屏蔽的設(shè)計可能性有很多：可以使用金屬組成的尖樁籬笆或鍍膜塑料。焊接到PCB的多個位置而不是使用彈簧舌。如果IC的外形足夠小，就可以使用可壓縮的傳導(dǎo)墊圈，甚至傳導(dǎo)膠水珠。它可以是直接焊接或錫焊到散熱器的結(jié)束結(jié)構(gòu)，或形成其固有的一部分。 ??? 為成為有效的屏蔽，尖樁籬笆（或其它類似物）必須在IC周圍連續(xù)，必須形成到散熱

28、器和OV保護環(huán)或其周邊的PCB頂部的平面二者的頻繁的低阻抗電氣接觸。必須非常頻繁地經(jīng)由OV保護環(huán)或頂部平面的四周到主OV平面。接觸點和經(jīng)由點的間距的設(shè)計指南與[12]中2節(jié)的PCB屏蔽相同。 5.5 其它有用的散熱器技術(shù) ??? 可能的地方，增加氣流（或其它冷卻介質(zhì)），以便能減少散熱器的尺寸，增加其最低共振頻率。 使用具有較低介電常數(shù)和/或較厚的熱絕緣接口材料，來散熱器和半導(dǎo)體硅片和結(jié)合電線之間的零散電容的大小 [20]。 ??? 可以使用被屏蔽的熱接口，它們有兩個熱傳導(dǎo)絕緣層，以及夾在中間的金屬屏蔽層，有助于保持零散噪聲電流從散熱器出來。內(nèi)部金屬層應(yīng)該直接結(jié)合到適當?shù)钠矫?，理想情況下

29、應(yīng)該是平面周邊的多個位置，以減少發(fā)射，增加最低共振頻率，如前面討論的那樣。 ??? 使用導(dǎo)熱管時，其長度一般給出比等價的直接固定到設(shè)備的散熱器的低的共振頻率。導(dǎo)熱管應(yīng)該如前討論的那樣，沿著其長度方向，結(jié)合到適當?shù)腜CB平面，以減少低頻發(fā)射，使其共振頻率遠離任何始終諧振或其它PCB中強信號的頻率。理想地，導(dǎo)熱管的共振頻率應(yīng)該位于涉及的最高頻率以上，但通常是不可能的。 ??? 導(dǎo)熱管中從設(shè)備收集熱量的部分應(yīng)該非常小，本身應(yīng)該具有比整個導(dǎo)熱管（或等價的直接固定到設(shè)備的散熱器）高得多的共振頻率。將整個導(dǎo)熱管結(jié)合組裝到PCB平面或附屬的基座（結(jié)果仍是良好地結(jié)合到PCB平面，參見[7]）時，如果比較困

30、難，就可以如前那樣將熱量收集部分結(jié)合到PCB平面，然后在導(dǎo)熱管周圍夾一個鐵氧體，以減少導(dǎo)熱管組裝的較大部分的發(fā)射，如圖8Q。 5.6 電源設(shè)備的散熱 ??? 前面5.2到5.5描述的方法集在IC的散熱上，但也適用于電源設(shè)備的散熱。 ??? 在設(shè)備與其散熱器之間沒有電氣隔離時（常用的低成本方法），散熱器可能需要經(jīng)由一個提供必要的電流隔離的適當比率的電容，連接到相關(guān)的電源平面。使用的電容的類型和數(shù)目、它們在PCB上的位置，對較高頻率的散熱器結(jié)合有重大影響，類似于[21]中討論的解耦電容問題。對于這樣的“活動”散熱器，設(shè)計中應(yīng)該考慮電氣安全問題 (例如，可能限制使用的電容的總量，以防止電

31、氣沖擊，電容可能需要類別Y1或Y2的安全防范)，參見[5]的卷4。 ??? 即使沒有固定上外部散熱器時，電源晶體管的散熱調(diào)整片也可能是發(fā)射的高效輻射器。我曾看見PCB上的一個不超過20mm見方的低成本反相器，有一個單一的TO-220電源開關(guān)設(shè)備垂直地樹立在PCB上。從TO-220的金屬調(diào)整片的發(fā)射引起反相器在較寬的頻率范圍內(nèi)不能滿足一般的（傳導(dǎo)或輻射）發(fā)射限制，當然，它不能連接到參考點，因為它直接連接到開關(guān)半導(dǎo)體的漏極。從調(diào)整片到適當參考平面加一個幾pF的電容，就解決了這個問題。 ??? 電源設(shè)備通常沿PCB的一個邊緣裝配，這樣就可以使用金屬封閉作為散熱以節(jié)省成本，如圖8R。這是，金屬封閉應(yīng)該在多個點結(jié)合到PCB的主OV平面，特別是在電源設(shè)備的附近。其目的是激勵電源設(shè)備引起的零散電流以涉及的最高頻率處的較低阻抗，返回到PCB（從而回到所有相關(guān)的電源橫條），這樣（由于趨膚效應(yīng)）這些電流幾乎停留在封閉的內(nèi)部，不引起外部發(fā)射。文獻[7]討論了PCB----基座結(jié)合，其設(shè)計指南與這里相關(guān)。理想地，金屬封閉在年設(shè)備附近和靠近封閉----PCB結(jié)合點的附近，應(yīng)該沒有孔隙或連接點，因為這個區(qū)域中流經(jīng)封閉的密集電流使得它們“泄露”RFR場。