計(jì)算機(jī)組成原理 期末復(fù)習(xí)整理

《計(jì)算機(jī)組成原理 期末復(fù)習(xí)整理》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理 期末復(fù)習(xí)整理（13頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、題型： 一、單項(xiàng)選擇題（本大題共10小題，每小題3分，共30分） 二、名詞解釋題（本大題共5 小題，每小題3 分，共15 分） 三、簡(jiǎn)答題（本大題共3小題，每小題5分，共15分） 四、計(jì)算題（本大題共3小題，每小題10分，共30分） 五、論述題（本大題共1小題，共10分） 復(fù)習(xí)提綱： 1. Principles of Von Neumann Computers (1) 計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分組成。 (2) 采用存儲(chǔ)程序的方式，程序和數(shù)據(jù)放在同一個(gè)存儲(chǔ)器中，指令和數(shù)據(jù)一樣可以送到運(yùn)算器運(yùn)算，即由指令組成的程序是可以修改的。 (3)

2、數(shù)據(jù)以二進(jìn)制碼表示。 (4) 指令由操作碼和地址碼組成。 (5) 指令在存儲(chǔ)器中按執(zhí)行順序存放，由指令計(jì)數(shù)器(即程序計(jì)數(shù)器PC)指明要執(zhí)行的指令所在的單元地址，一般按順序遞增，但可按運(yùn)算結(jié)果或外界條件而改變。 (6) 機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送都通過(guò)運(yùn)算器。 2. sign magnitude （原碼）one’s complement （反碼）two‘s complement （補(bǔ)碼）biased （移碼）的表示 1.原碼表示法 若定點(diǎn)小數(shù)的原碼形式為ｘ0ｘ1ｘ2…ｘn，則原碼表示的定義是 式中[ｘ]原是機(jī)器數(shù)，ｘ是真值 例如，ｘ＝+0.100

3、1，則[ｘ]原＝0.1001 ｘ＝-0.1001，則[ｘ]原＝1.1001 對(duì)于0，原碼機(jī)器中往往有”+0”、”-0”之分，故有兩種形式： [+0]原=0.000...0 [-0]原=1.000...0 若定點(diǎn)整數(shù)的原碼形式為ｘ0ｘ1ｘ2…ｘn，則原碼表示的定義是 采用原碼表示法簡(jiǎn)單易懂，但它的最大缺點(diǎn)是加法運(yùn)算復(fù)雜。這是因?yàn)?，?dāng)兩數(shù)相加時(shí)，如果是同號(hào)則數(shù)值相加；如果是異號(hào)，則要進(jìn)行減法。而在進(jìn)行減法時(shí)還要比較絕對(duì)值的大小，然后大數(shù)減去小數(shù)，最后還要給結(jié)果選擇符號(hào)。為了解決這些矛盾，人們找到了補(bǔ)碼表示法。 2.補(bǔ)碼表示法 負(fù)數(shù)用補(bǔ)碼表示時(shí)，可以把減法轉(zhuǎn)化為加法。這樣，在

4、計(jì)算機(jī)中實(shí)現(xiàn)起來(lái)就比較方便。 若定點(diǎn)小數(shù)補(bǔ)碼形式為ｘ0.ｘ1ｘ2…ｘn，則補(bǔ)碼表示的定義是 例如，ｘ＝+0.1011，則[ｘ]補(bǔ)＝0.1011 ｘ＝-0.1011，則[ｘ]補(bǔ)＝10+ｘ＝10.0000-0.1011＝1.0101 對(duì)于0，[＋0]補(bǔ)＝[－0]補(bǔ)＝0.0000 (mod 2) 注意，0的補(bǔ)碼表示只有一種形式。 采用補(bǔ)碼表示法進(jìn)行減法運(yùn)算就比原碼方便得多了。因?yàn)椴徽摂?shù)是正還是負(fù)，機(jī)器總是做加法，減法運(yùn)算可變?yōu)榧臃ㄟ\(yùn)算。 對(duì)定點(diǎn)整數(shù)，補(bǔ)碼表示的定義是 3.反碼表示法 所謂反碼，就是二進(jìn)制的各位數(shù)碼0變?yōu)?，1變?yōu)?。 對(duì)定點(diǎn)小數(shù)，反碼表示的定義為

5、 其中n代表數(shù)的位數(shù)。 一般情況下，對(duì)于正數(shù)ｘ＝＋0.ｘ1ｘ2…ｘn則 [ｘ]反＝0.ｘ1ｘ2…ｘn 對(duì)于負(fù)數(shù) ｘ＝－0.ｘ1ｘ2…ｘn ，則有 對(duì)于0，有[＋0]反和[－0]反之分： [＋0]反＝0.00...0 [－0]反＝1.11...1 我們比較反碼與補(bǔ)碼的公式 [ｘ]反＝(2－2－n)＋ｘ [ｘ]補(bǔ)＝2＋ｘ 可得到 [ｘ]補(bǔ)＝[ｘ]反＋2－n (2.12) 這就是通過(guò)反碼求補(bǔ)碼的重要公式。這個(gè)公式告訴我們，若要一個(gè)負(fù)數(shù)變補(bǔ)碼，其方法是符號(hào)位置1，其余各位0變1，1變0，然后在最末位(2-n)上加1。 對(duì)定點(diǎn)整數(shù)，反碼表示的定義為 4.移碼

6、表示法 移碼通常用于表示浮點(diǎn)數(shù)的階碼。由于階碼是個(gè)n位的整數(shù)，所以假定定點(diǎn)整數(shù)移碼形式為 ｘ0ｘ1ｘ2…ｘn時(shí)，對(duì)定點(diǎn)整數(shù)，移碼的定義是 [ｘ]移＝2n＋ｘ 2n＞ｘ≥－2n (2.14) 若階碼數(shù)值部分為5位，以ｘ表示真值，則 [ｘ]移＝25＋ｘ 25＞ｘ≥－ 25 例如，當(dāng)正數(shù)ｘ＝＋10101 時(shí)，[ｘ]移＝1，10101 ；當(dāng)負(fù)數(shù)ｘ＝－10101 時(shí)，[ｘ]移＝25＋ｘ＝25－10101＝0，01011。移碼中的逗號(hào)不是小數(shù)點(diǎn)，而是表示左邊一位是符號(hào)位。顯然，移碼中符號(hào)位ｘ0表示的規(guī)律與原碼、補(bǔ)碼、反碼相反。 小結(jié)：上面的數(shù)據(jù)四種機(jī)器表示法中，移碼表示法主要用于

7、表示浮點(diǎn)數(shù)的階碼。 [例4]將十進(jìn)制真值(－127，－1，0，＋1，＋127)列表表示成二進(jìn)制數(shù)及原碼、反碼、補(bǔ)碼、移碼值。 [解：]二進(jìn)制真值ｘ及其諸碼值列于下表，其中0在[ｘ]原[ｘ]反中有兩種表示。由表中數(shù)據(jù)可知，補(bǔ)碼值與移碼值差別僅在于符號(hào)位不同。 [例5]設(shè)機(jī)器字長(zhǎng)16位，定點(diǎn)表示，尾數(shù)15位，數(shù)符1位，問(wèn)： (1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少?最小負(fù)數(shù)是多少? (2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少?最小負(fù)數(shù)是多少?； [解：] (1)定點(diǎn)原碼整數(shù)表示 最大正數(shù)值＝(215－1)10＝(＋32767)10 0 111 111 111 111 11

8、1 最小負(fù)數(shù)值＝－(215－1)10＝(－32767)10 1 111 111 111 111 111 (2)定點(diǎn)原碼小數(shù)表示 最大正數(shù)值＝(1－2－15)10＝(＋0.111...11)2 最小負(fù)數(shù)值＝－(1－2－15)10＝(－0.111..11)2 3. 溢出（overflow） 4. Floating Point Representation(浮點(diǎn)表示)，尾數(shù)指數(shù)的含義（ Mantissa and Exponent），及浮點(diǎn)數(shù)加減運(yùn)算 5. 存儲(chǔ)系統(tǒng)的特性及其分類 計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指：主存儲(chǔ)器和外存儲(chǔ)器。 3.1.1 存儲(chǔ)器特性：

9、構(gòu)成存儲(chǔ)器的存儲(chǔ)介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。由若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元，然后再由許多存儲(chǔ)單元組成一個(gè)存儲(chǔ)器。 ★ 按存儲(chǔ)器的讀寫功能分 只讀存儲(chǔ)器(ROM)：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而不能寫入的半導(dǎo)體存儲(chǔ)器。 隨機(jī)讀寫存儲(chǔ)器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲(chǔ)器。 ★ 按信息的可保存性分 非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。 永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。 6. 存儲(chǔ)器的字位擴(kuò)展（Expansion of Memory） ? Bit Expansion (位擴(kuò)展) 1k*4bit RAM-----------

10、-------------1k*8bit RAM ? Word Expansion (字?jǐn)U展) 1k*4bit RAM------------------------2k*4bit RAM Bit-Word Expansion(字位同時(shí)擴(kuò)展 1k*4bit RAM------------------------2k*8bit RAM 7. DRAM 的刷新（Refreshing） (1) DRAM的刷新 不管是哪一種動(dòng)態(tài)RAM，都是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，由于電容會(huì)逐漸放電，所以，對(duì)動(dòng)態(tài)RAM必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也

11、就是進(jìn)行刷新。 動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新, 先將原存信息讀出，再由刷新放大器形成原信息并重新寫入。 (2) 刷新周期 從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。 一般為2ms, 4ms, 8ms。 (3) 刷新方式　常用的刷新方式有三種: 集中式、分散式、異步式。 集中式刷新：在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫或維持周期，而逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。 圖3.14(a) 集中刷新方式 分散式刷新：

12、把一個(gè)存儲(chǔ)系統(tǒng)周期tc分為兩半，周期前半段時(shí)間tm用來(lái)讀/寫操作或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。這樣，每經(jīng)過(guò)128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。 圖3.14(b) 分散刷新方式 異步式刷新方式是前兩種方式的結(jié)合。同學(xué)們可以自己畫畫它的刷新周期圖。 8. Cache 的三種映射（Mapping）方式，替換策略，寫策略 主存與cache的地址映射 cache的容量很小，它保存的內(nèi)容只是主存內(nèi)容的一個(gè)子集，且cache與主存的數(shù)據(jù)交換是以塊為單位。 地址映射即是應(yīng)用某種方法把主存地址定位到cache中。 地址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式

13、三種 1.全相聯(lián)映射方式 主存中一個(gè)塊的地址與塊的內(nèi)容一起存于cache的行中，其中塊地址存于cache行的標(biāo)記部分中。這種方法可使主存的一個(gè)塊直接拷貝到cache中的任意一行上，非常靈活。 它的主要缺點(diǎn)是比較器電路難于設(shè)計(jì)和實(shí)現(xiàn)，因此只適合于小容量cache采用。 全相聯(lián)映射的示意圖演示： 2.直接映射方式 這也是一種多對(duì)一的映射關(guān)系，但一個(gè)主存塊只能拷貝到cache的一個(gè)特定行位置上去。 cache的行號(hào)i和主存的塊號(hào)j有如下函數(shù)關(guān)系： i=j mod m （m為cache中的總行數(shù)） 直接映射方式的示意圖演示： 本屏演示的是直接相聯(lián)映射的Cache組

14、織，示意圖中Cache為8行，主存為256塊，主存的每一塊只可映射到Cache特定一行中。如圖B0、B8 …B8K主存塊只可映射到Cache的第0塊，B7、B15…B8K+7只可映射到Cache的第7塊。至于為何B0、B8…B255映射到L0，而不是B0、B1…B31映射到L0是因?yàn)榛诔绦蚓植啃栽? 直接映射方式的優(yōu)點(diǎn)是硬件簡(jiǎn)單，成本低。缺點(diǎn)是每個(gè)主存塊只有一個(gè)固定的行位置可存放，容易產(chǎn)生沖突。因此適合大容量cache采用。 3.組相聯(lián)映射方式 這種方式是前兩種方式的折衷方案。它將Cache分成u組，每組v行，主存塊存放到哪個(gè)組是固定的，至于存到該組哪 一行是靈活的，即有如下函數(shù)關(guān)系：

15、 m＝u×v 組號(hào) q＝j(luò) mod u 組相聯(lián)映射的示意圖演示： 本屏演示的是組相聯(lián)Cache的檢索過(guò)程，示意圖中Cache為8行，主存為256塊。主存的每一塊可以存入Cache特定一組的任意行中。如圖，B0、B4到B252可以存入Cache的S0組的任意一行中。B1、B5到B253可以存入Cache的S1組的任意一行中。同理對(duì)B2、B6到B254及其它。 組相聯(lián)映射方式中的每組行數(shù)v一般取值較小，這種規(guī)模的v路比較器容易設(shè)計(jì)和實(shí)現(xiàn)。而塊在組中的排放又有一定的靈活性，沖突減少。 替換策略: 當(dāng)一個(gè)新的主存塊要調(diào)入到cache，而允許存放此塊的行位置都被其它主存塊占滿

16、時(shí)，就要產(chǎn)生替換，因?yàn)閏ache工作原理要求它應(yīng)盡量保存最新的數(shù)據(jù)。 替換問(wèn)題與cache的組織方式緊密相關(guān) (1)對(duì)于采用直接映射方式的cache來(lái)說(shuō)： 因一個(gè)主存塊只有一個(gè)特定的行位置可存放，所以問(wèn)題解決很簡(jiǎn)單，把此特定行位置上的原主存塊妥善處理后，換出Cache即可。 (2)對(duì)于全相聯(lián)的cache來(lái)說(shuō)，它的全部行都是可被替換的特定行；而組相聯(lián)的cache中同組各路的行都是可被替換的特定行這樣就要從允許存放新主存塊的若干特定行中選取一行換出。 如何選取就涉及到替換策略或稱替換算法的采用。以硬件實(shí)現(xiàn)的常用算法主要有以下四種。 1).先進(jìn)先出（FIFO）算法 2).

17、 最不經(jīng)常使用LFU 3.LRU算法是將近期內(nèi)長(zhǎng)久未被訪問(wèn)過(guò)的行換出。4).隨機(jī)替換 寫策略: 因?yàn)閏ache的內(nèi)容是部分主存內(nèi)容的副本，應(yīng)該與主存內(nèi)容保持一致。而CPU對(duì)cache的寫入更改了cache內(nèi)容，如何與主存內(nèi)容保持一致就有幾種寫操作工作方式可供選擇，統(tǒng)稱為寫策略。 寫直達(dá)法 寫回法 寫一次法 9. 指令的尋址方式，操作數(shù)的尋址方式（Immediate，Direct，Indirect，Register， Register Indirect，Relative Addressing（相對(duì)尋址），Indexing Addressing（變址尋址），Base Add

18、ressing（基址尋址）,Stack, Implicit Address(隱含尋址）) 指令的尋址方式 尋址方式分為兩類，既指令尋址方式和數(shù)據(jù)尋址方式，前者比較簡(jiǎn)單，后者比較復(fù)雜。 指令的尋址方式有兩種，一種是順序?qū)ぶ贩绞?，另一種是跳躍尋址方式。 1.順序?qū)ぶ贩绞? 指令地址在內(nèi)存中按順序安排，當(dāng)執(zhí)行一段程序時(shí)，通常是一條指令接一條指令的順序執(zhí)行。 從存儲(chǔ)器取出第一條指令，然后執(zhí)行這條指令；接著從存儲(chǔ)器取出第二條指令，在執(zhí)行第二條指令；接著再取出第三條指令……這種程序順序執(zhí)行的過(guò)程，我們稱為指令的順序?qū)ぶ贩绞健? 為此，必須使用程序計(jì)數(shù)器（又稱指令指針寄存器）PC來(lái)計(jì)數(shù)指令的順

19、序號(hào)，該順序號(hào)就是指令在內(nèi)存中的地址。 2.跳躍尋址方式 當(dāng)程序轉(zhuǎn)移執(zhí)行的順序時(shí)，指令的尋址就采取跳躍尋址方式。所謂跳躍，是指下條指令的地址碼不是由程序計(jì)數(shù)器給出，而是由本條指令給出。程序跳躍后，按新的指令地址開(kāi)始順序執(zhí)行。指令計(jì)數(shù)器的內(nèi)容也必須相應(yīng)改變，以便及時(shí)跟蹤新的指令地址。采用指令跳躍尋址方式，可以實(shí)現(xiàn)程序轉(zhuǎn)移或構(gòu)成循環(huán)程序，從而能縮短程序長(zhǎng)度，或?qū)⒛承┏绦蜃鳛楣渤绦蛞谩Ｖ噶钕到y(tǒng)中的各種條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移指令，就是為了實(shí)現(xiàn)指令的跳躍尋址而設(shè)置的。 4.3.2 操作數(shù)尋址方式 形成操作數(shù)的有效地址的方法，稱為操作數(shù)的尋址方式。 例如，一種單地址指令的結(jié)構(gòu)如下所示，其中用

20、X，I，D各字段組成該指令的操作數(shù)地址。 　　操作碼OP 　變址X 　間址I 　　形式地址D 指令中操作數(shù)字段的地址碼是由形式地址和尋址方式特征位等組合形成，因此，一般來(lái)說(shuō)，指令中所給出的地址碼，并不是操作數(shù)的有效地址。 因此，尋址過(guò)程就是把操作數(shù)的形式地址，變換為操作數(shù)的有效地址的過(guò)程。 1.隱含尋址 在指令中不明顯的給出而是隱含著操作數(shù)的地址。例如，單地址的指令格式，沒(méi)有在地址字段中指明第二操作數(shù)地址，而是規(guī)定累加寄存器AC作為第二操作數(shù)地址，AC對(duì)單地址指令格式來(lái)說(shuō)是隱含地址。 2.立即尋址 指令的地址字段指出的不是操作數(shù)的地址，而是操作數(shù)本身。這種方式的特點(diǎn)是

21、指令執(zhí)行時(shí)間很短，不需要訪問(wèn)內(nèi)存取數(shù)。 例如：?jiǎn)蔚刂返囊莆恢噶罡袷綖? 　　OP(移位) 　　F 　　D 這里D不是地址，而是一個(gè)操作數(shù)。F為標(biāo)志位，當(dāng)F＝1，操作數(shù)進(jìn)行右移；當(dāng)F＝0時(shí)，操作數(shù)進(jìn)行左移。 3.直接尋址 直接尋址特點(diǎn)是：在指令格式的地址字段中直接指出操作數(shù)在內(nèi)存的地址D。 采用直接尋址方式時(shí)，指令字中的形式地址D就是操作數(shù)的有效地址E，既E＝D。因此通常把形式地址D又稱為直接地址。此時(shí)，由尋址模式給予指示。如果用S表示操作數(shù)，那么直接尋址的邏輯表達(dá)式為 S＝（E）＝（D） 4.間接尋址 間接尋址的情況下，指令地址字段中的形式地址D不是操作數(shù)的真正地址

22、，而是操作數(shù)地址的指示器，D單元的內(nèi)容才是操作數(shù)的有效地址。 間接尋址方式是早期計(jì)算機(jī)中經(jīng)常采用的方式，但由于兩次訪存，影響指令執(zhí)行速度，現(xiàn)在已不大使用。 5.寄存器尋址， 6.寄存器間接尋址 7.基址尋址 8. 變址尋址 9.相對(duì)尋址 10. 寄存器的分類及作用 在CPU中至少要有六類寄存器。 1.數(shù)據(jù)緩沖寄存器（DR） 數(shù)據(jù)緩沖寄存器用來(lái)暫時(shí)存放由內(nèi)存儲(chǔ)器讀出的一條指令或一個(gè)數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個(gè)數(shù)據(jù)字時(shí)，也暫時(shí)將它們存放在數(shù)據(jù)緩沖寄存器中。 緩沖寄存器的作用是： (1)作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站； (2)補(bǔ)償CPU和

23、內(nèi)存、外圍設(shè)備之間在操作速度上的差別； (3)在單累加器結(jié)構(gòu)的運(yùn)算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。 2.指令寄存器（IR） 指令寄存器用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。 3.程序計(jì)數(shù)器（PC） 為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來(lái)確定下一條指令的地址。而程序計(jì)數(shù)器正是起到這種作用，所以通常又稱為指令計(jì)數(shù)器。程序計(jì)數(shù)器的結(jié)構(gòu)應(yīng)當(dāng)是具有寄存信息和計(jì)數(shù)兩種功能的結(jié)構(gòu)。 4.地址寄存器（AR） 地址寄存器用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。 5.累加寄存器（AC） 簡(jiǎn)稱為累加器，是一個(gè)通用寄存器。其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元(ALU)執(zhí)行算術(shù)或

24、邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。累加寄存器暫時(shí)存放ALU運(yùn)算的結(jié)果信息。顯然，運(yùn)算器中至少要有一個(gè)累加寄存器。 6.狀態(tài)條件寄存器（PSW） 狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容，因此，狀態(tài)條件寄存器是一個(gè)由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器。 11. 指令周期 （Instruction Cycle） 指令周期：CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時(shí)間總和。 CPU周期：又稱機(jī)器周期，CPU訪問(wèn)一次內(nèi)存所花的時(shí)間較長(zhǎng)，因此用從內(nèi)存讀取一條指令字的最短時(shí)間來(lái)定義。 時(shí)鐘周期：通常稱為節(jié)拍脈沖或T周期。一個(gè)CPU周期包含若干個(gè)時(shí)鐘周期。 下

25、圖示出了采用定長(zhǎng)CPU周期的指令周期示意圖。 12. 指令流水的基本概念（Instruction pipelining） 為提高處理器執(zhí)行指令的效率，把一條指令的操作分為多個(gè)細(xì)小的步驟，每個(gè)步驟由專門的電路完成。 13. 流水線時(shí)空?qǐng)D，流水線的相關(guān)概念及三個(gè)參數(shù)：吞吐率、加速比和效率。 流水線性能 吞吐率: 單位時(shí)間內(nèi) 流水線所完成指令 或 輸出結(jié)果的數(shù)量, 設(shè) m段的流水線各段時(shí)間為Δt, 實(shí)際吞吐率, 連續(xù)處理 n 條指令的吞吐率為 加速比： 效率： 14. 硬布線（Hardwired）控制器的設(shè)計(jì)思想 硬布線控制器是

26、一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹(shù)形邏輯網(wǎng)絡(luò)。 又稱為組合邏輯控制方式 15. 微程序，微指令，微命令，微操作的概念 微程序: 實(shí)現(xiàn)一條機(jī)器指令功能的許多條微指令組成的序列 微指令：把該指令所需的各種控制命令信號(hào)匯集在一起編碼形成的 微命令：控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令 微操作：執(zhí)行部件接受微命令所執(zhí)行的操作 16. 微程序控制器結(jié)構(gòu)圖 微程序控制器由指令寄存器、程序計(jì)數(shù)器、程序狀態(tài)字寄存器、時(shí)序系統(tǒng)、控制存儲(chǔ)器、微指令寄存器以及微地址形成電路，微地址寄存器組成。 17. 微程序流程及微指令字的設(shè)計(jì) 18. 水平型，垂直型微指令 一次能定義并執(zhí)行多

27、個(gè)并行操作微命令的微指令，叫做水平型微指令，一般格式如下 垂直型微指令：微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能 。 水平型微指令與垂直型微指令的比較： (1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。(2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。(3)由水平型微指令解釋指令的微程序，微指令字較長(zhǎng)而微程序短。垂直型微指令相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)，比較容易掌握。 19. 總線的仲裁（Arbitration）。 系統(tǒng)中多個(gè)設(shè)備或模塊可能同時(shí)申請(qǐng)對(duì)總線

28、的使用權(quán)，為避免產(chǎn)生總線沖突，需要由總線仲裁機(jī)構(gòu)合理地控制和管理系統(tǒng)中需要占用總線的申請(qǐng)者，在多個(gè)申請(qǐng)者同時(shí)提出總線請(qǐng)求時(shí)，以一定的優(yōu)先算法仲裁哪個(gè)應(yīng)獲得對(duì)總線的使用權(quán)。 按總線仲裁電路的位置不同，可分為集中式仲裁和分布式仲裁兩類； 集中式總線仲裁的控制邏輯基本在一處，需要中央仲裁器，分為：鏈?zhǔn)讲樵兎绞健⒂?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請(qǐng)求方式。 分布式總線仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。。顯然分布式仲裁是以優(yōu)先仲裁策略為基礎(chǔ)。 20. 總線定時(shí)（Timing）。 總線的一次信息傳送過(guò)程分為五個(gè)階段：請(qǐng)求總線、總線仲裁、尋址目的地址、信息傳送、狀態(tài)返回。

29、為同步主方、從方的操作，必須制定定時(shí)協(xié)議。定時(shí)方式： （1）同步定時(shí)：事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定。適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況。同步定時(shí)具有較高的傳輸頻率。（2）異步定時(shí)：一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)。不需要統(tǒng)一的公共時(shí)鐘信號(hào)。總線周期的長(zhǎng)度是可變的。優(yōu)點(diǎn)：允許快速和慢速的功能模塊都能連接到同一總線上。缺點(diǎn)：增加總線的復(fù)雜性和成本。 21. 中斷（Interrupt），DMA,通道（Channel） 中斷：當(dāng)出現(xiàn)需要時(shí)，CPU暫時(shí)停止當(dāng)前程序的執(zhí)行轉(zhuǎn)而執(zhí)行處理新情況的程序和執(zhí)行過(guò)程。 DMA：又稱直接內(nèi)存訪問(wèn)，DMA控制器從C

30、PU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)CPU，而直接在內(nèi)存和輸入輸出設(shè)備之間進(jìn)行。在此方式下，系統(tǒng)的速度會(huì)大大增加。 通道：1、傳輸信息的數(shù)據(jù)通路 2、計(jì)算機(jī)系統(tǒng)中傳送信息和數(shù)據(jù)的裝置。類型：選擇通道、數(shù)組多路通道、字節(jié)多路通道。 22. Flynn 分類法的四種分類方式 Flynn 分類法是根據(jù)指令流（機(jī)器執(zhí)行指令序列）、數(shù)據(jù)流（指令流調(diào)用的數(shù)據(jù)序列）、多倍性（在系統(tǒng)結(jié)構(gòu)的流程瓶頸上同時(shí)執(zhí)行的指令）將系統(tǒng)結(jié)構(gòu)分為： sisd單指令流單數(shù)據(jù)流 simd單指令流多數(shù)據(jù)流 misd多指令流單數(shù)據(jù)流 mimd多指令流多數(shù)據(jù)流 23. 并行處理系統(tǒng)的體系結(jié)構(gòu)(SMP（對(duì)稱多處

31、理）, Clusters, NUMA（非均勻存儲(chǔ)器存?。? Vector processor)的特點(diǎn) 對(duì)稱多處理具有以下特征：1．有兩個(gè)或者更多功能相似的處理器。2．這些處理器共享同一個(gè)主存儲(chǔ)器和I/O設(shè)備，它們之間通過(guò)通信總線或內(nèi)部連接交換信息。3. 所有處理器都可執(zhí)行相同的功能（因此稱為對(duì)稱）。對(duì)稱多處理技術(shù)不僅指計(jì)算機(jī)硬件結(jié)構(gòu)，而且也反映該硬件結(jié)構(gòu)的操作系統(tǒng)管理。 Clusters：絕對(duì)的可擴(kuò)展性 增量的可擴(kuò)展性 高可用性 優(yōu)異的性價(jià)比 NUMA（非均勻存儲(chǔ)器）：NUMA的目標(biāo)是維護(hù)一個(gè)透明的、系統(tǒng)范圍的存儲(chǔ)器，并準(zhǔn)許有多個(gè)處理器結(jié)點(diǎn)，每個(gè)結(jié)點(diǎn)有自己的總線或其他內(nèi)部互連系統(tǒng) Vector processor特點(diǎn)：每條指令在不同處理器的不同數(shù)據(jù)集上執(zhí)行