第6章半導體存儲器

《第6章半導體存儲器》由會員分享，可在線閱讀，更多相關《第6章半導體存儲器（49頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、第第6章章 存儲器系統(tǒng)存儲器系統(tǒng) n6.1.1 存儲器體系結構存儲器體系結構 6.1.2 半導體存儲器的分類半導體存儲器的分類按存取方式分類按存取方式分類6.1.3半導體存儲器的主要性能指標半導體存儲器的主要性能指標n1存儲容量存儲容量存儲器容量（存儲器容量（S）存儲單元數(shù)（）存儲單元數(shù)（p）數(shù)據(jù)位數(shù)（數(shù)據(jù)位數(shù)（i）數(shù)據(jù)位數(shù)（數(shù)據(jù)位數(shù)（i）一般等于芯片數(shù)據(jù)線的根數(shù)；而存儲單元）一般等于芯片數(shù)據(jù)線的根數(shù)；而存儲單元個數(shù)（個數(shù)（p）與存儲器芯片的地址線條數(shù)（）與存儲器芯片的地址線條數(shù)（k）有如下關系：）有如下關系：p2k。2存取時間存取時間存取時間是指從存取時間是指從CPU給出有效的存儲器地址來啟

2、動一次給出有效的存儲器地址來啟動一次存儲器讀寫操作，到該操作完成所經(jīng)歷的時間。存儲器讀寫操作，到該操作完成所經(jīng)歷的時間。存儲周期則是指連續(xù)兩次訪問存儲器之間所需的最小時存儲周期則是指連續(xù)兩次訪問存儲器之間所需的最小時間間隔。存儲周期等于存取時間加上存儲器的恢復時間。間間隔。存儲周期等于存取時間加上存儲器的恢復時間。n3存取周期存取周期n指連續(xù)啟動兩次獨立的存儲器讀指連續(xù)啟動兩次獨立的存儲器讀/寫操作所寫操作所需的最小間隔時間。存取周期等于存取時需的最小間隔時間。存取周期等于存取時間加上存儲器的恢復時間間加上存儲器的恢復時間6.2讀寫存儲器與只讀存儲器讀寫存儲器與只讀存儲器n6.2.1靜態(tài)靜態(tài)R

3、AMn6.2.2動態(tài)動態(tài)RAMn6.2.3只讀存儲器只讀存儲器6.2 半導體存儲器芯片的結構半導體存儲器芯片的結構地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲體存儲體n存儲器芯片的主要部分，用來存儲信息存儲器芯片的主要部分，用來存儲信息 地址譯碼電路地址譯碼電路n根據(jù)輸入的地址編碼來選中芯片內某個特根據(jù)輸入的地址編碼來選中芯片內某個特定的存儲單元定的存儲單元 片選和讀寫控制邏輯片選和讀寫控制邏輯n選中存儲芯片，控制讀寫操作選中存儲芯片，控制讀寫操作 存儲體存儲體n每個存儲單元具有一個唯一的地址，每個存儲單元具有一個唯

4、一的地址，可存儲可存儲1位（位片結構）或多位（字位（位片結構）或多位（字片結構）二進制數(shù)據(jù)片結構）二進制數(shù)據(jù)n存儲容量與地址、數(shù)據(jù)線個數(shù)有關：存儲容量與地址、數(shù)據(jù)線個數(shù)有關：芯片的存儲容量芯片的存儲容量2MN存儲單元數(shù)存儲單元數(shù)存儲單元的位數(shù)存儲單元的位數(shù) M：芯片的：芯片的地址線根數(shù)地址線根數(shù) N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 地址譯碼電路地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個單元個單元單譯碼雙譯碼n單譯碼結構單譯碼結構n雙譯碼結構雙譯碼結構n雙譯碼可簡化芯片設雙譯碼可簡

5、化芯片設計計n主要采用的譯碼結構主要采用的譯碼結構 片選和讀寫控制邏輯片選和讀寫控制邏輯n片選端片選端CS*或或CE*n有效時，可以對該芯片進行讀寫操作有效時，可以對該芯片進行讀寫操作n輸出輸出OE*n控制讀操作。有效時，芯片內數(shù)據(jù)輸出控制讀操作。有效時，芯片內數(shù)據(jù)輸出n該控制端對應系統(tǒng)的讀控制線該控制端對應系統(tǒng)的讀控制線n寫寫WE*n控制寫操作。有效時，數(shù)據(jù)進入芯片中控制寫操作。有效時，數(shù)據(jù)進入芯片中n該控制端對應系統(tǒng)的寫控制線該控制端對應系統(tǒng)的寫控制線6.2.1 隨機存取存儲器隨機存取存儲器靜態(tài)靜態(tài)RAMSRAM 2114SRAM 6264動態(tài)動態(tài)RAMDRAM 4116DRAM 2164

6、6.2.1 靜態(tài)靜態(tài)RAMnSRAM的基本存儲單元是觸發(fā)器電路的基本存儲單元是觸發(fā)器電路n每個基本存儲單元存儲二進制數(shù)一位每個基本存儲單元存儲二進制數(shù)一位n許多個基本存儲單元形成行列存儲矩許多個基本存儲單元形成行列存儲矩陣陣nSRAM一般采用一般采用“字結構字結構”存儲矩陣：存儲矩陣：n每個存儲單元存放多位（每個存儲單元存放多位（4、8、16等）等）n每個存儲單元具有一個地址每個存儲單元具有一個地址SRAM芯片芯片2114n存儲容量為存儲容量為10244n18個個引腳：引腳：n10根地址線根地址線A9A0n4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1n片選片選CS*n讀寫讀寫WE*12345678918

7、1716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDSRAM 2114的讀周期的讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECSnTA讀取時間讀取時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上給出地址到數(shù)據(jù)出現(xiàn)在外部總線上nTRC讀取周期讀取周期兩次讀取存儲器所允許的最小時間間隔兩次讀取存儲器所允許的最小時間間隔有效地址維持的時間有效地址維持的時間SRAM 2114的寫周期的寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT

8、DINTDWTDHWECSnTW寫入時間寫入時間從寫入命令發(fā)出到數(shù)據(jù)進入存儲單元的時從寫入命令發(fā)出到數(shù)據(jù)進入存儲單元的時間間寫信號有效時間寫信號有效時間nTWC寫入周期寫入周期兩次寫入存儲器所允許的最小時間間隔兩次寫入存儲器所允許的最小時間間隔有效地址維持的時間有效地址維持的時間SRAM芯片芯片6264n存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D0n片選片選CS1*、CS2n讀寫讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12

9、3456789101112131428272625242322212019181716156.2.2 動態(tài)動態(tài)RAMnDRAM的基本存儲單元是單個場效應管及的基本存儲單元是單個場效應管及其極間電容其極間電容n必須配備必須配備“讀出再生放大電路讀出再生放大電路”進行刷新進行刷新n每次同時對一行的存儲單元進行刷新每次同時對一行的存儲單元進行刷新n每個基本存儲單元存儲二進制數(shù)一位每個基本存儲單元存儲二進制數(shù)一位n許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣nDRAM一般采用一般采用“位結構位結構”存儲體：存儲體：n每個存儲單元存放一位每個存儲單元存放一位n需要需要8個存儲芯片

10、構成一個字節(jié)單元個存儲芯片構成一個字節(jié)單元n每個字節(jié)存儲單元具有一個地址每個字節(jié)存儲單元具有一個地址單管動態(tài)存儲電路行=列=1時選中（讀/寫）。存儲刷新：逐行進行（1選中：內部進行：刷新放大器重寫C）(單元線單元線)(數(shù)據(jù)線數(shù)據(jù)線)存儲單元存儲單元 示意圖示意圖DRAM芯片芯片4116n存儲容量為存儲容量為16K1n16個個引腳：引腳：n7根地址線根地址線A6A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A

11、5VCC12345678161514131211109DRAM 4116的讀周期的讀周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存儲地址需要分兩批傳送存儲地址需要分兩批傳送n行地址選通信號行地址選通信號RAS*有效，開始有效，開始傳送行地址傳送行地址n隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址，傳送列地址，CAS*相當于片選信相當于片選信號號n讀寫信號讀寫信號WE*讀有效讀有效n數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出DRAM 4116的寫周期的寫周期TWCSTDS列地址列地址

12、行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送存儲地址需要分兩批傳送n行地址選通信號行地址選通信號RAS*有效，開始有效，開始傳送行地址傳送行地址n隨后，列地址選通信號隨后，列地址選通信號CAS*有效，有效，傳送列地址傳送列地址n讀寫信號讀寫信號WE*寫有效寫有效n數(shù)據(jù)從數(shù)據(jù)從DIN引腳進入存儲單元引腳進入存儲單元DRAM 4116的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n行地址選通行地址選通R

13、AS*有效，傳送行地有效，傳送行地址址n列地址選通列地址選通CAS*無效，沒有列地無效，沒有列地址址n芯片內部實現(xiàn)一行存儲單元的刷新芯片內部實現(xiàn)一行存儲單元的刷新n沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出n存儲系統(tǒng)中所有芯片同時進行刷新存儲系統(tǒng)中所有芯片同時進行刷新nDRAM必須每隔固定時間就刷新必須每隔固定時間就刷新DRAM芯片芯片2164n存儲容量為存儲容量為64K1n16個個引腳：引腳：n8根地址線根地址線A7A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控制WE*NCDINWE*RAS*A0A

14、2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111096.2.3 只讀存儲器只讀存儲器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A6.2.3 EPROMn頂部開有一個圓形的石英窗口，用頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息于紫外線透過擦除原有信息n一般使用專門的編程器（燒寫器）一般使用專門的編程器（燒寫器）進行編程進行編程n編程后，應該貼上不透光封條編程后，應該貼上不透光封條n出廠未編程前，每個基本存儲單元出廠未編程前，每個基本存儲單元都是信息都是信息1n編程就是將某

15、些單元寫入信息編程就是將某些單元寫入信息0EPROM芯片芯片2716n存儲容量為存儲容量為2K8n24個個引腳：引腳：n11根地址線根地址線A10A0n8根數(shù)據(jù)線根數(shù)據(jù)線DO7DO0n片選片選/編程編程CE*/PGMn讀寫讀寫OE*n編程電壓編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片芯片2764n存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D

16、0n片選片選CE*n編程編程PGM*n讀寫讀寫OE*n編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3

17、A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256邏輯圖邏輯圖6.2.3 EEPROMn用加電方法，進行在線（無需拔下，用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程直接

18、在電路中）擦寫（擦除和編程一次完成）一次完成）n有字節(jié)擦寫、塊擦寫和整片擦寫方有字節(jié)擦寫、塊擦寫和整片擦寫方法法n并行并行EEPROM：多位同時進行：多位同時進行n串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線EEPROM芯片芯片2817An存儲容量為存儲容量為2K8n28個個引腳：引腳：n11根地址線根地址線A10A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*n狀態(tài)輸出狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31

19、2345678910111213142827262524232221201918171615EEPROM芯片芯片2864An存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615譯碼和譯碼器譯碼和譯碼器n譯碼：將某個特定的譯碼：將某個特定的“編

20、碼輸入編碼輸入”翻翻譯為唯一譯為唯一“有效輸出有效輸出”的過程的過程n譯碼電路可以使用譯碼電路可以使用門電路組合邏輯門電路組合邏輯n譯碼電路更多的是采用集成譯碼電路更多的是采用集成譯碼器譯碼器n常用的常用的2:4譯碼器：譯碼器：74LS139n常用的常用的3:8譯碼器：譯碼器：74LS138n常用的常用的4:16譯碼器：譯碼器：74LS1546.3 半導體存儲器接口技術半導體存儲器接口技術n1存儲器地址譯碼存儲器地址譯碼n當當CPU訪問存儲器時，它必須接通總線，訪問存儲器時，它必須接通總線，以便與以便與CPU交換數(shù)據(jù)；當交換數(shù)據(jù)；當CPU不訪問它時，不訪問它時，它必須邏輯上與總線斷開，以免干擾

21、其它它必須邏輯上與總線斷開，以免干擾其它部件對總線的使用。部件對總線的使用。n通過譯碼控制，使得只有通過譯碼控制，使得只有CPU發(fā)出的訪問發(fā)出的訪問地址屬于存儲器芯片的地址范圍時，它才地址屬于存儲器芯片的地址范圍時，它才能被選中。能被選中。存儲器系統(tǒng)中片選控制的方法存儲器系統(tǒng)中片選控制的方法 n存儲芯片的地址線通常與系統(tǒng)的低位地址存儲芯片的地址線通常與系統(tǒng)的低位地址總線相連，高位地址線經(jīng)外部地址譯碼器總線相連，高位地址線經(jīng)外部地址譯碼器產(chǎn)生的輸出信號與存儲器的片選端相連接產(chǎn)生的輸出信號與存儲器的片選端相連接n通過地址譯碼實現(xiàn)片選的方法有通過地址譯碼實現(xiàn)片選的方法有3種：種：n（1）線選法）線選

22、法n（2）全譯碼法（最常用的方法）全譯碼法（最常用的方法）n（3）部分譯碼法）部分譯碼法線選譯碼線選譯碼n只用少數(shù)幾根高位地址線進行芯片的只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）譯碼，且每根負責選中一個芯片（組）n雖構成簡單，但地址空間嚴重浪費雖構成簡單，但地址空間嚴重浪費n必然會出現(xiàn)地址重復必然會出現(xiàn)地址重復n一個存儲地址會對應多個存儲單元一個存儲地址會對應多個存儲單元n多個存儲單元共用的存儲地址不應使多個存儲單元共用的存儲地址不應使用用全譯碼全譯碼n所有的系統(tǒng)地址線均參與對存儲單元的所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址譯碼尋址n包括低位地址線對芯片內各存儲單

23、元的包括低位地址線對芯片內各存儲單元的譯碼尋址（片內譯碼），高位地址線對譯碼尋址（片內譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）存儲芯片的譯碼尋址（片選譯碼）n采用全譯碼，采用全譯碼，每個存儲單元的地址都是每個存儲單元的地址都是唯一的，唯一的，不存在地址重復不存在地址重復n譯碼電路可能比較復雜、連線也較多譯碼電路可能比較復雜、連線也較多部分譯碼部分譯碼n只有部分（高位）地址線參與對只有部分（高位）地址線參與對存儲芯片的譯碼存儲芯片的譯碼n每個存儲單元將對應多個地址每個存儲單元將對應多個地址（地址重復），需要選取一個可（地址重復），需要選取一個可用地址用地址n可簡化譯碼電路的設計可簡化譯

24、碼電路的設計n但系統(tǒng)的部分地址空間將被浪費但系統(tǒng)的部分地址空間將被浪費6.3.2 存儲器與存儲器與CPU的連接的連接 n擴展的步驟是選用適合的芯片，將多片芯片進行位擴擴展的步驟是選用適合的芯片，將多片芯片進行位擴展，設計出滿足字長要求的存儲模塊，然后對存儲模展，設計出滿足字長要求的存儲模塊，然后對存儲模塊進行字擴展，構成符合要求的存儲器。塊進行字擴展，構成符合要求的存儲器。n擴展時需要的芯片數(shù)量擴展時需要的芯片數(shù)量 需要擴展的容量需要擴展的容量/單片容量單片容量n例如：某系統(tǒng)要增加例如：某系統(tǒng)要增加8K8的存儲容量，若選用的存儲容量，若選用2114芯片（芯片（1K4），則需要：），則需要：n（

25、8K8）/（1K4）16片。片。主存容量的擴展方法主存容量的擴展方法n存儲容量的位擴展存儲容量的位擴展n單個存儲芯片字長就不能滿足要求，這時就需單個存儲芯片字長就不能滿足要求，這時就需要進行位擴展，以滿足字長的要求。要進行位擴展，以滿足字長的要求。n位擴展的電路連接方法是：將每個存儲芯片的位擴展的電路連接方法是：將每個存儲芯片的地址線和控制線（包括選片信號線、讀地址線和控制線（包括選片信號線、讀/寫信寫信號線等）全部同名接在一起，而將它們的數(shù)據(jù)號線等）全部同名接在一起，而將它們的數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上。線分別引出連接至數(shù)據(jù)總線的不同位上。存儲容量的位擴展存儲容量的位擴展存儲容量

26、的字擴展存儲容量的字擴展 n字擴展是對存儲器容量的擴展。字擴展是對存儲器容量的擴展。n字擴展的電路連接方法是：將每個芯片的字擴展的電路連接方法是：將每個芯片的地址信號、數(shù)據(jù)信號和讀地址信號、數(shù)據(jù)信號和讀/寫信號等控制信寫信號等控制信號線同名全部接在一起，只將選片端分別號線同名全部接在一起，只將選片端分別引出到地址譯碼器的不同輸出端，即用片引出到地址譯碼器的不同輸出端，即用片選信號來區(qū)別各個芯片的地址。選信號來區(qū)別各個芯片的地址。存儲容量的字擴展存儲容量的字擴展存儲容量的字位擴展存儲容量的字位擴展n在構成一個實際的存儲器時，往往需要同時進在構成一個實際的存儲器時，往往需要同時進行位擴展和字擴展才

27、能滿足存儲容量的需求。行位擴展和字擴展才能滿足存儲容量的需求。n內存擴展的次序一般是先進行位擴展，構成字內存擴展的次序一般是先進行位擴展，構成字長滿足要求的內存模塊，然后再用若干個這樣長滿足要求的內存模塊，然后再用若干個這樣的模塊進行字擴展，使總容量滿足要求。的模塊進行字擴展，使總容量滿足要求。n例：用例：用164位的芯片組成位的芯片組成648位的存儲器模位的存儲器模塊塊8088與存儲器連接實例與存儲器連接實例n例例6，要求該存儲體地址占系統(tǒng)，要求該存儲體地址占系統(tǒng)1M地址空地址空間的低間的低512K，畫出數(shù)據(jù)線、地址線及有關，畫出數(shù)據(jù)線、地址線及有關控制信號的連接方法。控制信號的連接方法。8086的存儲器組織的存儲器組織8086若存取一個字若存取一個字節(jié)的數(shù)據(jù)，可以用節(jié)的數(shù)據(jù)，可以用一個總線周期完成；一個總線周期完成；若存取一個規(guī)則字，若存取一個規(guī)則字，也可以用一個總線也可以用一個總線周期完成；但若存周期完成；但若存取一個非規(guī)則字，取一個非規(guī)則字，則必須用二個總線則必須用二個總線周期完成。周期完成。8086與存儲器的連接與存儲器的連接存儲芯片的位擴充存儲芯片的位擴充存儲芯片的字擴充存儲芯片的字擴充