數(shù)字電路與邏輯設計第四章.ppt

《數(shù)字電路與邏輯設計第四章.ppt》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電路與邏輯設計第四章.ppt（35頁珍藏版）》請在裝配圖網(wǎng)上搜索。

第4章 時序邏輯電路,本章提要 本章主要介紹時序邏輯電路的特點、時序邏輯電路邏輯功能的描述方法；觸發(fā)器的基本描述方法、不同觸發(fā)器的工作特點、常見的集成觸發(fā)器的應用以及時序邏輯電路的設計和分析方法。 本章難點 時序邏輯電路的分析和設計方法。,4.1 時序邏輯電路基礎(chǔ),數(shù)字電路按邏輯功能和電路組成的特點的不同可分為兩大類，一類是前面所介紹的組合邏輯電路，另一類就是時序邏輯電路。 在數(shù)字電路中，任一時刻的穩(wěn)定輸出不僅取決于該時刻的輸入，而且還和電路原來狀態(tài)有關(guān)的電路叫做時序邏輯電路，簡稱時序電路。,4.1.1 時序邏輯電路一般模型,組合邏輯電路,存儲電路,4.1.2 時序邏輯電路的表示方法,1．邏輯表達式,X(x1，x2，x3…xi)、Y（y1，y2，y3…yj）、W（w 1，w 2，w 3…w K）和Q（q1，q2，q3，…qg），分別代表時序電路的現(xiàn)在輸入信號、現(xiàn)在輸出信號、存儲電路的現(xiàn)在輸入和輸出信號，那么，這些信號之間的邏輯關(guān)系就可以用下面三個關(guān)系式表示： Y（tn）=F[X（tn），Q（tn）] （1） W（tn）=G[X（tn），Q（tn）] （2） Q（tn+1）=F[X（tn），Q（tn）] （3） 式中tn、tn+1是相鄰的兩個離散時間。關(guān)系式（1）為輸出方程，Y為電路的輸出信號；關(guān)系式（2）為驅(qū)動方程或激勵方程，W為存儲電路的驅(qū)動或激勵信號；關(guān)系式（3）為狀態(tài)方程，Q為存儲電路的狀態(tài)，稱狀態(tài)變量。,2．狀態(tài)表 若以表格的形式來描述時序邏輯電路的邏輯功能，并能具體直觀的表達時序邏輯電路各個信號之間對應的取值關(guān)系，即將之稱為狀態(tài)表。,3．狀態(tài)圖 若以幾何圖形的形式來描述時序邏輯電路的邏輯功能，并能具體直觀的表達時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應輸入、輸出取值情況，即將之稱為狀態(tài)圖。,4．時序圖 反映時鐘脈沖CP、輸入信號和時序邏輯電路各個狀態(tài)之間在時間上的對應關(guān)系的工作波形叫做時序圖。,4.1.3 時序邏輯電路一般分類,1．按時序邏輯電路的邏輯功能來分 時序電路按邏輯功能可分為計數(shù)器、寄存器、移位寄存器、讀/寫存儲器和順序脈沖發(fā)生器等。事實上，在實際生產(chǎn)生活及科研活動中，完成各種操作的時序邏輯電路是千變?nèi)f化不勝枚舉的，此處提到的只是比較典型的幾種電路而已。,2．按時序電路中觸發(fā)器的狀態(tài)變化分 時序電路按電路中觸發(fā)器的狀態(tài)變化可分為同步時序邏輯電路和異步時序邏輯電路。 同步時序邏輯電路：是同步電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器是同時翻轉(zhuǎn)的。在這種時序電路中，觸發(fā)器的狀態(tài)改變是同一個時鐘脈沖控制的，即各個觸發(fā)器的CP時鐘信號都是同一輸入時鐘脈沖。 異步時序邏輯電路：電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進行的。在這種時序電路中，有的觸發(fā)器以輸入信號作為其CP脈沖，有的觸發(fā)器以其他觸發(fā)器的輸出作為CP脈沖。 此外，還有按輸出除與電路的現(xiàn)態(tài)有關(guān)，是否還與電路的輸入信號有關(guān)，可分為Moore型和Mealy型時序電路等不同的分類方法。,,5．卡諾圖 利用卡諾圖也可描述時序邏輯電路的邏輯功能。,4.2 觸 發(fā) 器,4.2.1 概述 觸發(fā)器是功能最簡單的時序邏輯電路，一般情況下僅當作基本單元電路處理。,1．對觸發(fā)器的基本要求 在數(shù)字電路中，基本的工作信號是二進制數(shù)字信號和兩狀態(tài)邏輯信號，而觸發(fā)器就是存放這些信號的邏輯單元。由于二進制數(shù)字信號和兩狀態(tài)邏輯信號都只有0、1兩種可能取值，即都具有兩種狀態(tài)性質(zhì)所以對作為存放這些信號的基本單元電路—觸發(fā)器的基本要求是： （1）應該具有兩個穩(wěn)定狀態(tài)—0狀態(tài)和1狀態(tài)，以正確表征其存儲的內(nèi)容。 （2）能夠接收、保存和輸出信號。,2．觸發(fā)器的現(xiàn)態(tài)和次態(tài) 觸發(fā)器接收信號之前的狀態(tài)叫作現(xiàn)態(tài),用Qn表示。觸發(fā)器接收信號之后的狀態(tài)叫次態(tài),用Qn+1表示?，F(xiàn)態(tài)和次態(tài)是兩個相鄰時間里觸發(fā)器輸出端的狀態(tài)。 觸發(fā)器次態(tài)輸出Qn+1與現(xiàn)態(tài)Qn和輸入信號之間的邏輯關(guān)系，是貫穿觸發(fā)器的基本問題,如何描述和理解這種邏輯關(guān)系，是學習觸發(fā)器的中心任務，也為如何分析和設計時序邏輯電路打好基礎(chǔ)。,3．觸發(fā)器的分類 （1）按照電路結(jié)構(gòu)和工作特點分類 此分類有基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。 基本觸發(fā)器：在這種電路中，輸入信號是直接加到輸入端的。它是觸發(fā)器的基本電路結(jié)構(gòu)形式，是構(gòu)成其他類型觸發(fā)器的基礎(chǔ)。 同步觸發(fā)器：在這種電路中，輸入信號是經(jīng)過控制門輸入的，而管理控制門的信號是時鐘脈沖CP信號，只有在CP脈沖信號到來時，輸入信號才能進入觸發(fā)器，否則就會被拒之門外，對電路不起作用。 主從觸發(fā)器：為了克服同步觸發(fā)器存在的缺點，對其改進后得到主從觸發(fā)器。先把輸入信號接收進主觸發(fā)器，然后再送給從觸發(fā)器并輸出，整個過程是分兩步進行的，具有主從控制特點。 邊沿觸發(fā)器：為了進一步解決主從觸發(fā)器存在的缺點，從而出現(xiàn)了邊沿觸發(fā)器，在這種觸發(fā)器中，只有在時鐘脈沖的上升沿或下降沿時刻，輸入信號才能被接收，進一步減少了被干擾的機會。 （2）按照在時鐘脈沖控制下觸發(fā)器的邏輯功能的不同分類 根據(jù)此分類方法，時鐘觸發(fā)器可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T / 觸發(fā)器五種類型。 此外，還有一些其他的分類，如按是否集成有分立元件觸發(fā)器和集成觸發(fā)器之分；按使用的開關(guān)元件不同，有TTL觸發(fā)器和CMOS觸發(fā)器之分。,4.2.2 基本RS觸發(fā)器,1．電路組成及邏輯符號 下圖所示是用兩個與非門交叉連接起來構(gòu)成的基本RS觸發(fā)器。 R 、S 為信號輸入端，Q 、 表示觸發(fā)器的狀態(tài)，是兩個互補的信號輸出端。,基本RS觸發(fā)器慣用符號,2．工作原理 （1）電路的兩個穩(wěn)定狀態(tài) 在沒有輸入信號即R=S=1時，電路有兩個穩(wěn)定狀態(tài)—0狀態(tài)和1狀態(tài)。我們將觸發(fā)器輸出Q=0， 的狀態(tài)定義為0狀態(tài)，輸出Q=1， 的狀態(tài)定義為1狀態(tài)。在0狀態(tài)時，由于Q=0送到門G2輸入端使其截止，保證了 ，而 且 又反饋到門G1的輸入端和S=1一起使門G1導通，維持Q=0，因此電路能自動保持0狀態(tài)。同理，電路在1狀態(tài)時也能夠自動保持。,（2）接收信號的過程 若觸發(fā)器處在0狀態(tài)時，我們在S端送入一個輸入信號—加一個負脈沖，則電路將迅速地轉(zhuǎn)換，翻轉(zhuǎn)到1狀態(tài)。觸發(fā)器便完成了由0狀態(tài)到1狀態(tài)的轉(zhuǎn)換。此時即使撤消輸入信號，觸發(fā)器也能保持1狀態(tài)，而不會返回0狀態(tài)。因此常把加在輸入端的負脈沖叫作觸發(fā)脈沖。,若觸發(fā)器處在1狀態(tài)時，我們在R端送入一個輸入信號—加一個負脈沖，則電路的工作情況類似，觸發(fā)器由1狀態(tài)翻轉(zhuǎn)到0狀態(tài)。 由于在S端加輸入信號可將且僅可將觸發(fā)器置成1狀態(tài)，而在R端加輸入信號可將且僅可將觸發(fā)器置成0狀態(tài)，因此，我們把S端叫做置1端（或置位端），把R端叫做置0端（或復位端）。,（3）不允許在R、S端同時加有效輸入信號 在觸發(fā)器輸入端不允許出現(xiàn)R=S=0的情況。由與非門的基本特性可以知道，當R= S =0時， 、Q將同時為1，作為基本存儲單元，這既不是0狀態(tài)也不是1狀態(tài)，沒有意義。而且在當R、S同時由0變?yōu)?（信號撤消）時，觸發(fā)器轉(zhuǎn)換到何種狀態(tài)不能確定，可能是0狀態(tài)也可能是1狀態(tài)，這取決于兩個與非門動態(tài)特性的微小差異和當時的干擾情況等一些無法確定的因素。當信號同時撤消時，觸發(fā)器狀態(tài)取決于后撤消的信號。,轉(zhuǎn)至EWB---jbrs,3．特性表和卡諾圖 把觸發(fā)器接收信號之前的狀態(tài)稱為現(xiàn)態(tài)，用Qn和 來表示；用Qn+1和 來表示觸發(fā)器接收信號以后的狀態(tài)，稱為次態(tài)。那么Qn+1和Qn、R、S之間的邏輯關(guān)系可以用所謂的狀態(tài)轉(zhuǎn)換表（又叫作特性表）來表示。,特性表,Qn+1的值不僅和R、S有關(guān)，還與Qn有關(guān)，也即Qn+1的值和R、S、Qn三個變量有關(guān)。時序邏輯電路的輸出不僅與當時的輸入有關(guān)，而且與電路以前的狀態(tài)有關(guān)。,由表可明顯看出：當R =S=1時，觸發(fā)器保持原狀態(tài)不變，也即Qn+1=Qn；當R =1，S=0時，觸發(fā)器置1，也即Qn+1=1；當R =0，S=1時，觸發(fā)器置0，也即Qn+1=0；而R =S=0是不允許的，屬于不用情況。,Qn、R、S三個變量的八種取值中，在正常情況下000、100兩種取值是不會出現(xiàn)的，即最小項 和 是約束項。因此，可畫出卡諾圖。,Q n+1的卡諾圖,特性表是基本觸RS發(fā)器次態(tài)和現(xiàn)態(tài)、輸入之間邏輯關(guān)系的直接表達形式，它全面地描述了基本RS觸發(fā)器的邏輯功能。卡諾圖也可以表達觸發(fā)器的邏輯功能。,4．基本特點 基本RS觸發(fā)器電路簡單，可以存儲二進制代碼，是構(gòu)成各種性能更完善的觸發(fā)器的基礎(chǔ)。該觸發(fā)器具有置位（Q=1）、復位（Q=0）、保持原狀態(tài)三種功能。S是置位輸入端（Set），R是復位輸入端（Reset），都是低電平有效。具有基本RS觸發(fā)器邏輯功能的集成模塊74LS279是四RS鎖存器，芯片中包含四個基本RS觸發(fā)器?；綬S觸發(fā)器除了作為其他集成觸發(fā)器中實現(xiàn)狀態(tài)存儲的基本單元外，還用于實現(xiàn)集成觸發(fā)器的直接置位（異步置位）和直接復位（異步復位）功能。另外也可以用于實現(xiàn)開關(guān)消抖動、鍵盤輸入等功能電路。但是基本RS觸發(fā)器存在直接控制的缺點，即在信號存在期間直接控制著輸出端的狀態(tài)，使用的局限性大，且輸入信號R、S之間有約束。,4.2.3 同步RS觸發(fā)器,2．工作原理 從圖示電路可以明顯看出，控制信號CP=0時，控制門G3、G4被封鎖，基本RS觸發(fā)器保持原來的狀態(tài)不變。只有當CP=1時控制門被打開后，輸入信號才會被接收。因此，反映Qn+1的值和R、S、Qn三個變量之間的邏輯關(guān)系的特性表的條件是CP=1。,1．電路的組成及邏輯符號 為了克服基本RS觸發(fā)器直接控制的缺點，可增加兩個控制門和一 個時鐘控制信號。與非門G1、G2構(gòu)成基本RS觸發(fā)器，與非門G3、G4是控制門，輸入信號R、S通過控制門進行傳送，CP為時鐘脈沖，是輸入控制信號。,邏輯符號,同步RS觸發(fā)器特性表，CP=1期間有效,Qn+1和R、S、Qn之間的邏輯關(guān)系也可以用邏輯表達式反應出來，即 特性方程如下：,時序圖----利用波形圖的形式描述了同步RS觸發(fā)器的邏輯功能—次態(tài)Qn+1和現(xiàn)態(tài)Qn及輸入R、S之間的關(guān)系。,同步RS觸發(fā)器的輸入信號只有在CP=1期間有效,狀態(tài)圖-----圈內(nèi)表示觸發(fā)器的狀態(tài)0和1，其他數(shù)字表示RS的組合，箭頭表示現(xiàn)態(tài)向次態(tài)的轉(zhuǎn)換方向。,特性表、特征方程、卡諾圖、時序圖、狀態(tài)轉(zhuǎn)換圖均可表示觸發(fā)器的邏輯功能，只是表達形式不一樣。,3．主要特點 （1）時鐘電平觸發(fā)----在CP=1期間觸發(fā)器接收信號，CP=0時觸發(fā)器保持狀態(tài)不變。多個觸發(fā)器可以在同一個時鐘脈沖控制下同步工作。但是在CP=1期間，R、S發(fā)生多次變化，則觸發(fā)器的輸出狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)，造成次態(tài)不穩(wěn)定，這種現(xiàn)象叫做空翻?？辗且环N有害的現(xiàn)象。,（2）R、S之間有約束 同步RS觸發(fā)器在使用過程中，如果違反了RS=0的約束條件，則可能出現(xiàn)以下情況： 在CP=1期間，若R=S=1，則將出現(xiàn)Q端和 端同時輸出高電平的不正常的情況；若R、S分時撤消，則觸發(fā)器的狀態(tài)決定于后撤消者；若R、S同時從1跳變到0，則會出現(xiàn)輸出結(jié)果不能確定的情況；若R=S=1時CP脈沖突然撤消，也會出現(xiàn)輸出結(jié)果不能確定的情況。,轉(zhuǎn)至EWBtbrs,4.2.4 集成觸發(fā)器（D 觸發(fā)器、JK 觸發(fā)器、T 觸發(fā)器） 各種結(jié)構(gòu)形式的觸發(fā)器都是在基本RS觸發(fā)器的基礎(chǔ)上不斷改進電路設計后形成的，集成觸發(fā)器通過采用特殊的電路結(jié)構(gòu)，如主從式結(jié)構(gòu)、或維持—阻塞式結(jié)構(gòu)，改電平觸發(fā)方式為邊沿觸發(fā)方式等，使觸發(fā)器只在時鐘脈沖的上升沿（CP由低電平向高電平的跳變）或時鐘脈沖的下降沿（CP由高電平向低電平的跳變）響應激勵信號，實現(xiàn)狀態(tài)轉(zhuǎn)換，克服了空翻現(xiàn)象，提高了抗干擾能力。,一、集成JK 觸發(fā)器 在時鐘脈沖作用下，根據(jù)輸入信號J、K取值的不同，凡具有保持、置0、置1、翻轉(zhuǎn)功能的觸發(fā)器，稱為JK觸發(fā)器。JK觸發(fā)器可分為主從型JK觸發(fā)器和邊沿型JK觸發(fā)器。主從型JK觸發(fā)器解決了RS觸發(fā)器的輸入約束問題，邊沿型JK觸發(fā)器解決了空翻問題。,1．集成主從JK觸發(fā)器 （1）慣用符號,（2）特性方程,CP下降沿到來時有效,輸出信號,（3）特性表,,,,,,,,,,（4）狀態(tài)圖 狀態(tài)圖是用幾何圖形反映觸發(fā)器的邏輯關(guān)系的，由狀態(tài)圖也可直觀的觀察出觸發(fā)器輸入輸出之間的邏輯關(guān)系。,圈內(nèi)表示觸發(fā)器的狀態(tài)0和1，其他數(shù)字表示JK的取值，箭頭方向表示由現(xiàn)態(tài)轉(zhuǎn)向次態(tài),（5）主要特點 ① 主從觸發(fā)器具有“主從”結(jié)構(gòu)，并以“雙拍”方式工作。,在CP=1時，主觸發(fā)器接受輸入信號，而從觸發(fā)器狀態(tài)不變。在時鐘CP的下降沿，將主觸發(fā)器的狀態(tài)傳送給從觸發(fā)器，使得 ，并且在CP=0期間保持不變，此時主觸發(fā)器不接受數(shù)據(jù)，克服了空翻現(xiàn)象。,② 在CP=1期間觸發(fā)器對外一直是開放的，J、K信號本身在CP =1期間保持不變，但還是容易接受干擾信號，因此抗干擾能力還需提高。并且存在一次變化問題。 ③ 實際的JK觸發(fā)器，除了J、K、CP輸入端外，還有異步置0端（RD）和還有異步置1端（SD），它們的作用是使觸發(fā)器在任何時刻都被強制置0或置1，而與當時的CP、J、K值無關(guān)。,J、K之間沒有約束，是一種應用起來十分靈活和方便的時鐘觸發(fā)器。,2．集成邊沿JK觸發(fā)器 （1）慣用符號,下降沿觸發(fā),上升沿觸發(fā),（3）特性表,（4）主要特點 ① 時鐘脈沖邊沿觸發(fā)。在CP上升沿或下降沿瞬間，加在J端和K端的信號才會被接收。 ② 抗干擾能力極強，工作速度很高 。只要是在CP脈沖觸發(fā)沿瞬間J、K的值是穩(wěn)定的，觸發(fā)器就能夠可靠的按照特性方程更新狀態(tài)。在其他時間里，J、K不起作用。又由于是邊沿觸發(fā)，所需要輸入信號建立時間和保持時間都很短，所以工作速度快。 ③ 功能齊全，使用靈活方便。,二、集成D觸發(fā)器 在時鐘脈沖控制下，僅具有置0、置1功能的電路，稱為D觸發(fā)器。D觸發(fā)器分為同步D觸發(fā)器和邊沿D觸發(fā)器。同步D觸發(fā)器是在同步RS觸發(fā)器的基礎(chǔ)上改進后得到的，解決了同步RS觸發(fā)器中RS之間的約束問題。邊沿D觸發(fā)器是在主從JK觸發(fā)器的基礎(chǔ)上改進后得到的，解決了主從JK觸發(fā)器中的一次變化問題。,1．集成同步D觸發(fā)器 （1）慣用符號,,輸入信號,（2）特性方程 Q n+1=D CP=1期間有效,（3）特性表,（4）狀態(tài)圖,圈內(nèi)表示觸發(fā)器的狀態(tài)0和1，其他數(shù)字表示D的取值。箭頭方向表示從現(xiàn)態(tài)轉(zhuǎn)至次態(tài)。,（5）主要特點 ① 時鐘電平控制，無約束問題。 時鐘電平控制，在CP=1期間，若D=1則Q n+1=1；若D=0則Q n+1=0，根據(jù)輸入信號D取值不同，觸發(fā)器可置1，也可置0。 ② CP=1期間輸出狀態(tài)跟隨輸入信號，下降沿到來時鎖存。,在CP=1期間，輸出端Q和 的狀態(tài)隨D變化而變化，起跟隨作用。當CP脈沖下降沿到來時才鎖存，鎖存的內(nèi)容是CP下降沿到來瞬間輸入信號D的值。,③ 只具有置0和置1功能。,2．集成邊沿D觸發(fā)器 （1）慣用符號,,上升沿觸發(fā),下降沿觸發(fā),（2）特性方程 Q n+1=D CP上升沿（或下降沿）時刻有效,（3）特性表,（4）主要特點 ① 時鐘脈沖CP邊沿（上升沿或下降沿）觸發(fā)。在CP上升沿（或下降沿）時刻，觸發(fā)器按照特性方程Qn+1=D更新狀態(tài)。實際上是將加在D端的信號鎖存起來，并送到輸出端。 ② 抗干擾能力極強。因為是邊沿觸發(fā)，只要在觸發(fā)邊沿附近一個極短暫的時間內(nèi)，加在D端的輸入信號穩(wěn)定，觸發(fā)器就能夠可靠接收，在其他時間里輸入信號對觸發(fā)器不會起作用。 ③ 只具有置0、置1功能。,轉(zhuǎn)至EWBbyd,,三、集成T 觸發(fā)器,在時鐘脈沖控制下，根據(jù)輸入信號T 值的不同，僅具有保持和翻轉(zhuǎn)功能的電路，稱為T 觸發(fā)器。即當T=0時能保持觸發(fā)器狀態(tài)不變，T=1時觸發(fā)器狀態(tài)翻轉(zhuǎn)的觸發(fā)器。,（1）慣用符號,,（2）特性方程 CP下降沿時刻有效,（3）特性表,輸入信號,（4）狀態(tài)圖,圖中圓圈表示觸發(fā)器的狀態(tài)0和1，其他數(shù)字表示T 的取值,（5）主要特點 ① T 觸發(fā)器大多由其他類型的觸發(fā)器改接而成，實際生產(chǎn)的集成電路比較少。比如JK 觸發(fā)器使J=K=T 便成為T 觸發(fā)器。 ②具有保持和翻轉(zhuǎn)功能。 此外，還有T / 觸發(fā)器，與T 型觸發(fā)器類似。但它在時鐘脈沖作用下只具有翻轉(zhuǎn)功能，即每來一個時鐘脈沖就翻轉(zhuǎn)一次。實際上在T 型觸發(fā)器中令T=1既可成為T / 型觸發(fā)器。 早期集成觸發(fā)器的品種和類型很多，后來逐漸歸并成兩大類，一種是JK 型觸發(fā)器，另一種是D 型觸發(fā)器。作為小規(guī)模集成觸發(fā)器，它們已經(jīng)能夠滿足各種情況下對時鐘觸發(fā)器的需求了。而且，不同類型時鐘觸發(fā)器之間還可以相互轉(zhuǎn)換，由JK 觸發(fā)器和D 觸發(fā)器這兩種觸發(fā)器，通過轉(zhuǎn)換就可以得到其他類型的觸發(fā)器。,4.2.5 集成觸發(fā)器系列簡介及使用說明,1．CMOS集成邊沿D 觸發(fā)器CC4013,（1）慣用符號及引腳功能圖 CC4013集成了兩個觸發(fā)器單元，共14引腳。圖中只畫了其中一個單元。都是CP上升沿觸發(fā)的邊沿D 觸發(fā)器，其中RD（4腳）、SD（6腳）是異步輸入端。也稱為直接復位端（置1端）和置位端（置0端）。高電平有效。即當RD=1時觸發(fā)器就被強制復位到0狀態(tài)，當SD=1時觸發(fā)器就被強制置位到1狀態(tài)。其作用與CP脈沖無關(guān)，所以稱為異步輸入端。一般的集成觸發(fā)器中都有這兩個端，便于給觸發(fā)器置初始狀態(tài)。其中電源和地是公共的端，其他都是獨立的。,,慣用符號,引腳功能圖,（2）特性表,此表全面描述了CMOS集成邊沿D觸發(fā)器CC4013的邏輯功能。當RD=SD=0時，電路按照特性方程轉(zhuǎn)換狀態(tài)，CP上升沿時刻有效；當異步輸入端工作時，CP、D均無效，若RDSD=01時則置1，若RDSD=10時則置0，RD、SD不能同時為1，應遵循約束條件RDSD=0。,2．TTL集成邊沿JK 觸發(fā)器74LS112,（1）慣用符號及引腳功能,TTL邊沿JK 觸發(fā)器74LS112共集成兩個觸發(fā)器單元，共16引腳，8和16腳為公共地和電源。圖中只畫出一個單元。都是時鐘脈沖CP下降沿觸發(fā)的邊沿JK觸發(fā)器。其中 、 為異步輸入端，低電平有效。,慣用符號,引腳功能圖,（2）特性表,4.3 同步時序邏輯電路的分析,邏輯電路分析,,時序邏輯電路,狀態(tài)表 狀態(tài)圖 時序圖,邏輯功能 工作特點,,,4.3.1 同步時序邏輯電路的分析步驟,各觸發(fā)器時鐘信號的邏輯表達式,各個輸出信號的邏輯表達式,各個觸發(fā)器輸入端同步輸入信號的邏輯表達式,各觸發(fā)器次態(tài)的邏輯表達式,據(jù)輸入和現(xiàn)態(tài)的各種可能取值，計算出相應的次態(tài)和輸出,4.3.2 同步時序邏輯電路的分析實例,例1 分析圖示時序電路，畫出其狀態(tài)表、狀態(tài)圖和時序圖，說明其功能。,解：①驅(qū)動方程為：,D觸發(fā)器的特性方程為： Qn+1=D,,,,②狀態(tài)方程為：,③根據(jù)狀態(tài)方程進行計算，求取狀態(tài)轉(zhuǎn)換表、狀態(tài)圖,由3個D觸發(fā)器構(gòu)成的同步時序邏輯電路,假設初始狀態(tài) = 000，并以次作為現(xiàn)態(tài)，根據(jù)狀態(tài)方程計算出次態(tài)。再以計算出的次態(tài)作為現(xiàn)態(tài)進行下一個次態(tài)的計算，依次類推。注意每個狀態(tài)都要計算到,狀態(tài)表,,0 0 0,1 0 0,1 0 0,1 1 0,1 1 0,1 1 1,1 1 1,0 1 1,0 1 1,0 0 1,0 0 1,0 0 0,0 1 0,1 0 1,1 0 1,0 1 0,狀態(tài)圖,有效循環(huán),無效循環(huán),,現(xiàn)態(tài),次態(tài),④ 畫時序圖,該時序邏輯電路為同步六進制計數(shù)器，電路不能自啟動 。,電路邏輯功能：,例2 試分析圖示的時序邏輯電路。,兩個觸發(fā)器都接至同一個時鐘脈沖CP,同步時序邏輯電路,,① 寫出輸出方程,② 寫出驅(qū)動方程,K0=1,K1=1,③ 據(jù) 得各觸發(fā)器的狀態(tài)方程（次態(tài)方程）,1）當X =0時,設初始狀態(tài),X =0時的狀態(tài)表,現(xiàn) 態(tài),次 態(tài),輸 出,,,Z,0 0 0 1 1 0 1 1,0 1 1 0 0 0 0 0,0 0 1 0,X =0時的狀態(tài)圖,④ 進行狀態(tài)計算，得到狀態(tài)轉(zhuǎn)換表和狀態(tài)圖,2）當X=1時,X=1時的狀態(tài)表,現(xiàn) 態(tài),次 態(tài),輸 出,,,Z,1 0 0 1 0 0 0 0,1 0 0 0,X=1時的狀態(tài)表,0 0 1 0 0 1 1 1,完整的狀態(tài)圖,⑤ 畫時序波形圖,⑥ 邏輯功能分析,共有3個狀態(tài)00、01、10。當X=0 時，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時，輸出Z=1。當X=1時，按照減1規(guī)律從10→01→00→10循環(huán)變化，并每當轉(zhuǎn)換為00狀態(tài)（最小數(shù)）時，輸出Z=1。所以該電路是一個同步、能自啟動、可逆的3進制計數(shù)器。當X=0時，作加法計數(shù)，Z是進位信號；當X=1時，作減法計數(shù)，Z是借位信號 。,⑦ 有效狀態(tài)、有效循環(huán)、無效循環(huán)、能自啟動和不能自啟動的概念,有效狀態(tài)：在時序邏輯電路中，凡被利用的狀態(tài)，都叫有效狀態(tài)。如例2中00、01、10三個狀態(tài)是有效狀態(tài)。 有效循環(huán)：在時序電路中，凡是有效狀態(tài)形成的循環(huán)，都稱為有效循環(huán)。如例2中狀態(tài)圖所示的00、01、10之間為有效循環(huán)。 無效狀態(tài)：在時序邏輯電路中，凡是沒有被利用的狀態(tài)，都叫無效狀態(tài)。如例2中的狀態(tài)11即是無效狀態(tài)。 無效循環(huán)：如果無效狀態(tài)構(gòu)成了循環(huán)，那么這種循環(huán)就稱為無效循環(huán)。例2中只有一個無效狀態(tài)，因而不存在無效循環(huán)。而在例1中010和101兩個無效狀態(tài)之間就構(gòu)成了無效循環(huán)。 能自啟動：在時序電路中，雖然存在無效狀態(tài)，但他們之間沒有形成循環(huán)，這樣的時序電路叫能自啟動的時序電路。假如因干擾電路進入無效狀態(tài)上，在時鐘脈沖作用下無效狀態(tài)能自動回到有效循環(huán)中去。 不能自啟動：在時序電路中，既有無效狀態(tài)存在，它們之間又構(gòu)成了無效循環(huán)，這樣的時序電路稱為不能自啟動的時序電路。 在例2中，我們觀察狀態(tài)圖并對狀態(tài)方程進行計算可知，無效狀態(tài)11不構(gòu)成循環(huán)，且在時鐘脈沖作用下能回到00狀態(tài)，即能回到有效循環(huán)中去，所以，例2所示電路是能自啟動的時序邏輯電路。而在例1中，無效狀態(tài)之間構(gòu)成了循環(huán)，因此它是不能自啟動的。,