數(shù)字電子技術(shù)基礎(chǔ)：第七章半導(dǎo)體存儲(chǔ)器

《數(shù)字電子技術(shù)基礎(chǔ)：第七章半導(dǎo)體存儲(chǔ)器》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)基礎(chǔ)：第七章半導(dǎo)體存儲(chǔ)器（79頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、內(nèi)容提要內(nèi)容提要 本章將系統(tǒng)地介紹各種半導(dǎo)體存儲(chǔ)器的工作原理本章將系統(tǒng)地介紹各種半導(dǎo)體存儲(chǔ)器的工作原理和使用方法。半導(dǎo)體存儲(chǔ)器包括只讀存儲(chǔ)器（和使用方法。半導(dǎo)體存儲(chǔ)器包括只讀存儲(chǔ)器（ROM）和隨機(jī)存儲(chǔ)器（和隨機(jī)存儲(chǔ)器（RAM）。在只讀存儲(chǔ)器中，介紹了）。在只讀存儲(chǔ)器中，介紹了掩模掩模ROM、PROM和快閃存儲(chǔ)器等不同類型的和快閃存儲(chǔ)器等不同類型的ROM的工作原理和特點(diǎn)；而在隨機(jī)存儲(chǔ)器中，介紹了靜態(tài)的工作原理和特點(diǎn)；而在隨機(jī)存儲(chǔ)器中，介紹了靜態(tài)RAM（SRAM）和動(dòng)態(tài)）和動(dòng)態(tài)RAM（DRAM）兩種類型。）兩種類型。此外，也此外，也介紹了存儲(chǔ)器擴(kuò)展容量的連接方法以及用存介紹了存儲(chǔ)器擴(kuò)展容量的連接方

2、法以及用存儲(chǔ)器設(shè)計(jì)組合邏輯電路，儲(chǔ)器設(shè)計(jì)組合邏輯電路，重點(diǎn)放在這里。重點(diǎn)放在這里。本章內(nèi)容本章內(nèi)容7.1 概述概述7.2 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）7.3 隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAM）7.4 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)7.1 概述概述1. 半導(dǎo)體存儲(chǔ)器的定義半導(dǎo)體存儲(chǔ)器的定義 半導(dǎo)體存儲(chǔ)器就是能存儲(chǔ)大量二值信息（或稱作半導(dǎo)體存儲(chǔ)器就是能存儲(chǔ)大量二值信息（或稱作二值數(shù)據(jù)）的半導(dǎo)體器件。它是屬于大規(guī)模集成電路，二值數(shù)據(jù)）的半導(dǎo)體器件。它是屬于大規(guī)模集成電路，由于計(jì)算機(jī)以及一些數(shù)字系統(tǒng)中要存儲(chǔ)大量的數(shù)據(jù)，由于計(jì)算機(jī)以及一些數(shù)字系

3、統(tǒng)中要存儲(chǔ)大量的數(shù)據(jù)，因此存儲(chǔ)器是數(shù)字系統(tǒng)中不可缺少的組成部分，其組因此存儲(chǔ)器是數(shù)字系統(tǒng)中不可缺少的組成部分，其組成框圖如圖成框圖如圖7.1.1所示。所示。輸入輸入/ /出電路出電路I/O輸入輸入/ /出控制出控制圖圖7.1.12.存儲(chǔ)器的性能指標(biāo)存儲(chǔ)器的性能指標(biāo) 由于計(jì)算機(jī)處理的數(shù)據(jù)量很大，運(yùn)算速度越來(lái)越由于計(jì)算機(jī)處理的數(shù)據(jù)量很大，運(yùn)算速度越來(lái)越快，故對(duì)存儲(chǔ)器的速度和容量有一定的要求。所以將快，故對(duì)存儲(chǔ)器的速度和容量有一定的要求。所以將存儲(chǔ)量和存取速度作為衡量存儲(chǔ)器的重要性能指標(biāo)。存儲(chǔ)量和存取速度作為衡量存儲(chǔ)器的重要性能指標(biāo)。目前動(dòng)態(tài)存儲(chǔ)器的容量已達(dá)目前動(dòng)態(tài)存儲(chǔ)器的容量已達(dá)109位位/片，一

4、些高速存儲(chǔ)片，一些高速存儲(chǔ)器的存取時(shí)間僅器的存取時(shí)間僅10ns左右。左右。7.1 概述概述3.半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類（1）從存取功能上分類）從存取功能上分類 從存取功能上可分為只讀存儲(chǔ)器（從存取功能上可分為只讀存儲(chǔ)器（ReadOnly Memory，簡(jiǎn)稱，簡(jiǎn)稱ROM）和隨機(jī)存儲(chǔ)器（）和隨機(jī)存儲(chǔ)器（Random Access Memory，簡(jiǎn)稱，簡(jiǎn)稱RAM）。）。ROM的特點(diǎn)是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，的特點(diǎn)是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，不能快速隨時(shí)修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡(jiǎn)單，不能快速隨時(shí)修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡(jiǎn)單，而且斷電后數(shù)據(jù)也不會(huì)丟失。缺點(diǎn)是只能

5、用于存儲(chǔ)一而且斷電后數(shù)據(jù)也不會(huì)丟失。缺點(diǎn)是只能用于存儲(chǔ)一些固定數(shù)據(jù)的場(chǎng)合。些固定數(shù)據(jù)的場(chǎng)合。7.1 概述概述a. ROM ：ROM可分為掩?？煞譃檠谀OM、可編程、可編程ROM（Programmable ReadOnly Memory，簡(jiǎn)稱，簡(jiǎn)稱PROM）和可擦除的可編）和可擦除的可編程程ROM（Erasable Programmable ReadOnly Memory，簡(jiǎn)稱，簡(jiǎn)稱EPROM）。）。*掩模掩模ROM在制造時(shí)，生產(chǎn)廠家利用掩模技術(shù)把數(shù)據(jù)在制造時(shí)，生產(chǎn)廠家利用掩模技術(shù)把數(shù)據(jù)寫入存儲(chǔ)器中，一旦寫入存儲(chǔ)器中，一旦ROM制成，其存儲(chǔ)的數(shù)據(jù)就固制成，其存儲(chǔ)的數(shù)據(jù)就固定不變，無(wú)法更改。定不

6、變，無(wú)法更改。*EPROM是采用浮柵技術(shù)的可編程存儲(chǔ)器，其數(shù)據(jù)是采用浮柵技術(shù)的可編程存儲(chǔ)器，其數(shù)據(jù)不但可以由用戶根據(jù)自己的需要寫入，而且還能擦除不但可以由用戶根據(jù)自己的需要寫入，而且還能擦除重寫，所以具有較大的使用靈活性。它的數(shù)據(jù)的寫入重寫，所以具有較大的使用靈活性。它的數(shù)據(jù)的寫入需要通用或?qū)Ｓ玫木幊唐鳎洳脸秊檎丈洳脸?，為一需要通用或?qū)Ｓ玫木幊唐?，其擦除為照射擦除，為一次全部擦除。電擦除的次全部擦除。電擦除的PROM有有 E2PROM和快閃和快閃ROM。7.1 概述概述*PROM在出廠時(shí)存儲(chǔ)內(nèi)容全為在出廠時(shí)存儲(chǔ)內(nèi)容全為1（或者全為（或者全為0),用戶用戶可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫?/p>

7、編程器，可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐?，將某些單元改寫為將某些單元改寫?(或?yàn)榛驗(yàn)?)。*PROM在出廠時(shí)存儲(chǔ)內(nèi)容全為在出廠時(shí)存儲(chǔ)內(nèi)容全為1（或者全為（或者全為0),用戶用戶可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐?，可根?jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐?，將某些單元改寫為將某些單元改寫?(或?yàn)榛驗(yàn)?)。b.隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM（讀寫存儲(chǔ)器）（讀寫存儲(chǔ)器） 隨機(jī)存儲(chǔ)器為在正常工作狀態(tài)下就可以隨時(shí)向存隨機(jī)存儲(chǔ)器為在正常工作狀態(tài)下就可以隨時(shí)向存儲(chǔ)器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。儲(chǔ)器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。 根據(jù)采用的存儲(chǔ)單元工作原理不同隨機(jī)存儲(chǔ)器又根據(jù)采用的存儲(chǔ)單元工

8、作原理不同隨機(jī)存儲(chǔ)器又可分為靜態(tài)存儲(chǔ)器（可分為靜態(tài)存儲(chǔ)器（Static Random Access Memory，簡(jiǎn)稱簡(jiǎn)稱SRAM）和動(dòng)態(tài)存儲(chǔ)器（）和動(dòng)態(tài)存儲(chǔ)器（Dynamic Random Access Memory，簡(jiǎn)稱，簡(jiǎn)稱DRAM）7.1 概述概述 SRAM的特點(diǎn)是數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，的特點(diǎn)是數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存數(shù)據(jù)就能永久保存 。但。但SRAM存儲(chǔ)單元所用的管子數(shù)存儲(chǔ)單元所用的管子數(shù)量多，功耗大，集成度受到限制，為了克服這些缺點(diǎn)，量多，功耗大，集成度受到限制，為了克服這些缺點(diǎn)，則產(chǎn)生了則產(chǎn)生了DRAM。它的集成度要比。它的集成度要比SRAM高得多，

9、缺高得多，缺點(diǎn)是速度不如點(diǎn)是速度不如SRAM。（2）從制造工藝上分類）從制造工藝上分類 RAM使用靈活方便，可以隨時(shí)從其中任一指定地使用靈活方便，可以隨時(shí)從其中任一指定地址讀出（取出）或?qū)懭耄ù嫒耄?shù)據(jù)，缺點(diǎn)是具有數(shù)址讀出（取出）或?qū)懭耄ù嫒耄?shù)據(jù)，缺點(diǎn)是具有數(shù)據(jù)的易失性，即一旦失電，所存儲(chǔ)的數(shù)據(jù)立即丟失。據(jù)的易失性，即一旦失電，所存儲(chǔ)的數(shù)據(jù)立即丟失。 從制造工藝上存儲(chǔ)器可分為雙極型和單極型從制造工藝上存儲(chǔ)器可分為雙極型和單極型（CMOS型），由于型），由于MOS電路（特別是電路（特別是CMOS電路），電路），具有功耗低、集成度高的優(yōu)點(diǎn)，所以目前大容量的存具有功耗低、集成度高的優(yōu)點(diǎn)，所以目前大

10、容量的存儲(chǔ)器都是采用儲(chǔ)器都是采用MOS工藝制作的。工藝制作的。7.1 概述概述7.2 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器 在采用掩模工藝制作在采用掩模工藝制作ROM時(shí)，其中存儲(chǔ)的數(shù)據(jù)是時(shí)，其中存儲(chǔ)的數(shù)據(jù)是由制作過(guò)程中使用的掩模板決定的，此模板是廠家按由制作過(guò)程中使用的掩模板決定的，此模板是廠家按照用戶的要求專門設(shè)計(jì)的，因此出廠時(shí)數(shù)據(jù)已經(jīng)照用戶的要求專門設(shè)計(jì)的，因此出廠時(shí)數(shù)據(jù)已經(jīng)“固固化化”在里面了。在里面了。1. ROM的組成：的組成： ROM電電路結(jié)構(gòu)包含存路結(jié)構(gòu)包含存儲(chǔ)矩陣、地址儲(chǔ)矩陣、地址譯碼器和輸出譯碼器和輸出緩沖器三個(gè)部緩沖器三個(gè)部分，其框圖如分

11、，其框圖如圖圖7.2.1所示。所示。圖圖7.2.1 存儲(chǔ)矩陣是由許多存儲(chǔ)單元排列而成。存儲(chǔ)單元存儲(chǔ)矩陣是由許多存儲(chǔ)單元排列而成。存儲(chǔ)單元可以是二極管、雙極型三極管或可以是二極管、雙極型三極管或MOS管，每個(gè)單元能管，每個(gè)單元能存放存放1位二值代碼（位二值代碼（0或或1)，而每一個(gè)或一組存儲(chǔ)單元有，而每一個(gè)或一組存儲(chǔ)單元有一個(gè)相應(yīng)的地址代碼。一個(gè)相應(yīng)的地址代碼。圖圖7.2.17.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器b.地址譯碼器地址譯碼器b.地址譯碼器地址譯碼器c. 輸出緩沖器輸出緩沖器 輸出緩沖器的作用提高存儲(chǔ)器的帶負(fù)載能力，另外是實(shí)輸出緩沖器的作用提高存儲(chǔ)器的帶負(fù)載能力，另外是實(shí)現(xiàn)對(duì)輸出狀態(tài)

12、的三態(tài)控制，以便與系統(tǒng)的總線相聯(lián)。現(xiàn)對(duì)輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線相聯(lián)。 地址譯碼器是將輸入的地址代碼譯成相應(yīng)的控制信地址譯碼器是將輸入的地址代碼譯成相應(yīng)的控制信號(hào)，利用這個(gè)控制信號(hào)從存儲(chǔ)矩陣中把指定的單元選號(hào)，利用這個(gè)控制信號(hào)從存儲(chǔ)矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸出緩沖器出，并把其中的數(shù)據(jù)送到輸出緩沖器圖圖7.2.17.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器2. 二極管二極管ROM電路電路7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器 圖圖7.2.2是具有是具有2位地址輸入碼和位地址輸入碼和4位位數(shù)據(jù)輸出的數(shù)據(jù)輸出的ROM電電路。其地址譯碼器路。其地址譯碼器是由是由4個(gè)二極管與門

13、個(gè)二極管與門構(gòu)成，存儲(chǔ)矩陣是構(gòu)成，存儲(chǔ)矩陣是由二極管或門構(gòu)成，由二極管或門構(gòu)成，輸出是由三態(tài)門組輸出是由三態(tài)門組成的。成的。圖圖7.2.2其中：其中：地址譯碼器是由地址譯碼器是由4個(gè)二極個(gè)二極管與門組成，管與門組成，A1、A0稱稱為地址線，譯碼器將為地址線，譯碼器將4個(gè)個(gè)地址碼譯成地址碼譯成W0W3 4根根線上的高電平信號(hào)。線上的高電平信號(hào)。 W0W3叫做字線。叫做字線。圖圖7.2.27.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器存儲(chǔ)矩陣是由存儲(chǔ)矩陣是由4個(gè)二極管個(gè)二極管或門組成的編碼器，當(dāng)或門組成的編碼器，當(dāng)W0W3每根線分別給出每根線分別給出高電平信號(hào)時(shí)，都會(huì)在高電平信號(hào)時(shí)，都會(huì)在D0D34根線

14、上輸出二進(jìn)根線上輸出二進(jìn)制代碼，制代碼， D0D3稱為位稱為位線（或數(shù)據(jù)線）。線（或數(shù)據(jù)線）。7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器A0An-1W0W(2n-1)字線字線位線位線輸出端的緩沖器用來(lái)輸出端的緩沖器用來(lái)提高帶負(fù)載能力，并提高帶負(fù)載能力，并將輸出的高低電平變將輸出的高低電平變換成標(biāo)準(zhǔn)的邏輯電平。換成標(biāo)準(zhǔn)的邏輯電平。同時(shí)通過(guò)給定同時(shí)通過(guò)給定 EN 信信號(hào)實(shí)現(xiàn)對(duì)輸出的三態(tài)號(hào)實(shí)現(xiàn)對(duì)輸出的三態(tài)控制，以便與總線相控制，以便與總線相聯(lián)。在讀出數(shù)據(jù)時(shí)，聯(lián)。在讀出數(shù)據(jù)時(shí)，只要輸入指定的地址只要輸入指定的地址代碼，同時(shí)令代碼，同時(shí)令 EN 0,則指定的地址內(nèi)各則指定的地址內(nèi)各存儲(chǔ)單元所存數(shù)據(jù)便存儲(chǔ)單

15、元所存數(shù)據(jù)便出現(xiàn)在數(shù)據(jù)輸出端。出現(xiàn)在數(shù)據(jù)輸出端。7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器圖圖7.2.2的存儲(chǔ)的內(nèi)容的存儲(chǔ)的內(nèi)容見(jiàn)表見(jiàn)表7.2.1圖圖7.2.27.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器圖圖7.2.3也可以用簡(jiǎn)化畫(huà)法。凡是有二極管的位置，均也可以用簡(jiǎn)化畫(huà)法。凡是有二極管的位置，均用交叉點(diǎn)用交叉點(diǎn)“.”表示，并且省略電阻、輸出緩沖器和電表示，并且省略電阻、輸出緩沖器和電源等符號(hào)，如圖源等符號(hào)，如圖7.2.4所示。所示。圖圖7.2.2注：注： a. 通常將每個(gè)輸出的代碼叫一個(gè)通常將每個(gè)輸出的代碼叫一個(gè)“字字”（WORD），），W0W1為字線，為字

16、線，D0D3為位線，其相交為位線，其相交叉的點(diǎn)就是一個(gè)存儲(chǔ)單元，其中有二極管的相當(dāng)于存叉的點(diǎn)就是一個(gè)存儲(chǔ)單元，其中有二極管的相當(dāng)于存1,沒(méi)有二極管相當(dāng)于存沒(méi)有二極管相當(dāng)于存0.因此交叉點(diǎn)的數(shù)目即為存儲(chǔ)單元因此交叉點(diǎn)的數(shù)目即為存儲(chǔ)單元數(shù)。習(xí)慣上用存儲(chǔ)單元的數(shù)目表示存儲(chǔ)器的存儲(chǔ)量數(shù)。習(xí)慣上用存儲(chǔ)單元的數(shù)目表示存儲(chǔ)器的存儲(chǔ)量（或稱為容量）即（或稱為容量）即b. 二極管二極管ROM的電路結(jié)構(gòu)簡(jiǎn)單，故集成度可以做的很的電路結(jié)構(gòu)簡(jiǎn)單，故集成度可以做的很高，可批量生產(chǎn)，價(jià)格便宜。高，可批量生產(chǎn)，價(jià)格便宜。c. 可以把可以把ROM看成一個(gè)組合邏輯電路，每一條字線看成一個(gè)組合邏輯電路，每一條字線就是對(duì)應(yīng)輸入變量

17、的最小項(xiàng)，而位線是最小項(xiàng)的或，就是對(duì)應(yīng)輸入變量的最小項(xiàng)，而位線是最小項(xiàng)的或，故故ROM可實(shí)現(xiàn)邏輯函數(shù)的與或標(biāo)準(zhǔn)式。可實(shí)現(xiàn)邏輯函數(shù)的與或標(biāo)準(zhǔn)式。7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器存儲(chǔ)容量字?jǐn)?shù)存儲(chǔ)容量字?jǐn)?shù)位數(shù)位數(shù)如上述如上述ROM的存儲(chǔ)量為的存儲(chǔ)量為4416位位 。 利用利用MOS工藝制成的工藝制成的ROM，其譯碼器、存儲(chǔ)矩陣，其譯碼器、存儲(chǔ)矩陣和輸出緩沖器全部采用和輸出緩沖器全部采用MOS管。圖管。圖7.2.5只給出存儲(chǔ)矩只給出存儲(chǔ)矩陣的原理圖。存儲(chǔ)的數(shù)據(jù)與表陣的原理圖。存儲(chǔ)的數(shù)據(jù)與表7.2.1相同。相同。圖圖7.2.57.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器由圖中可以看出，字線和位線的交

18、叉點(diǎn)，接由圖中可以看出，字線和位線的交叉點(diǎn)，接MOS管的管的相當(dāng)于存相當(dāng)于存1,沒(méi)有的相當(dāng)于存沒(méi)有的相當(dāng)于存0.當(dāng)某根字線為高電平時(shí)，當(dāng)某根字線為高電平時(shí)，接在其上的接在其上的MOS導(dǎo)通，其位線為低電平，通過(guò)三態(tài)非導(dǎo)通，其位線為低電平，通過(guò)三態(tài)非門后，輸出數(shù)據(jù)為門后，輸出數(shù)據(jù)為1.7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器圖圖7.2.5掩模掩模ROM的特點(diǎn)：的特點(diǎn)：出廠時(shí)已經(jīng)固定，不出廠時(shí)已經(jīng)固定，不能更改，適合大量生能更改，適合大量生產(chǎn)簡(jiǎn)單，便宜，非易產(chǎn)簡(jiǎn)單，便宜，非易失性失性7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器7.2.2 可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（PROM） 在開(kāi)發(fā)數(shù)字電路新產(chǎn)

19、品的工作過(guò)程中，或小批量在開(kāi)發(fā)數(shù)字電路新產(chǎn)品的工作過(guò)程中，或小批量生產(chǎn)產(chǎn)品時(shí)，由于需要的生產(chǎn)產(chǎn)品時(shí)，由于需要的ROM數(shù)量有限，設(shè)計(jì)人員經(jīng)數(shù)量有限，設(shè)計(jì)人員經(jīng)常希望按照自己的設(shè)想迅速寫入所需要內(nèi)容的常希望按照自己的設(shè)想迅速寫入所需要內(nèi)容的ROM。這就出現(xiàn)了這就出現(xiàn)了PROM可編程只讀存儲(chǔ)器?？删幊讨蛔x存儲(chǔ)器。 PROM的整體結(jié)構(gòu)和掩模的整體結(jié)構(gòu)和掩模ROM一樣，也有地址一樣，也有地址譯碼器、存儲(chǔ)矩陣和輸出電路組成。但在出廠時(shí)存儲(chǔ)譯碼器、存儲(chǔ)矩陣和輸出電路組成。但在出廠時(shí)存儲(chǔ)矩陣的交叉點(diǎn)上全部制作了存儲(chǔ)單元，相當(dāng)于存入了矩陣的交叉點(diǎn)上全部制作了存儲(chǔ)單元，相當(dāng)于存入了1.如圖如圖7.2.6所示所示

20、在圖在圖7.2.6中，三極管的中，三極管的be結(jié)接結(jié)接在字線和位線之間，相當(dāng)于字線和在字線和位線之間，相當(dāng)于字線和位線之間的二極管?？焖偃蹟嘟z接位線之間的二極管。快速熔斷絲接在發(fā)射極，當(dāng)想寫入在發(fā)射極，當(dāng)想寫入0時(shí)，只要把相時(shí)，只要把相應(yīng)的存儲(chǔ)單元的熔斷絲燒斷即可。應(yīng)的存儲(chǔ)單元的熔斷絲燒斷即可。但只可編寫一次但只可編寫一次圖圖7.2.6圖圖7.2.7為為168位位的的PROM結(jié)構(gòu)原理結(jié)構(gòu)原理圖。寫入時(shí)，要使圖。寫入時(shí)，要使用編程器用編程器7.2.1 可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（PROM）圖圖7.2.7 由此可見(jiàn)由此可見(jiàn)PROM的內(nèi)容一旦寫入則無(wú)法更改，只的內(nèi)容一旦寫入則無(wú)法更改，只可以

21、寫一次，為了能夠經(jīng)常修改存儲(chǔ)的內(nèi)容，滿足設(shè)可以寫一次，為了能夠經(jīng)常修改存儲(chǔ)的內(nèi)容，滿足設(shè)計(jì)的要求，需要能多次修改的計(jì)的要求，需要能多次修改的ROM，這就是可擦除重，這就是可擦除重寫的寫的ROM。這種擦除分為紫外線擦除（。這種擦除分為紫外線擦除（EPROM）和）和電擦除電擦除E2PROM，及快閃存儲(chǔ)器（，及快閃存儲(chǔ)器（Flash Memory）。）。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）一、一、 EPROM（UltraViolet Erasable Programmable ReadOnly Memory，簡(jiǎn)稱，簡(jiǎn)稱UVEPROM） EPROM和前面的和前面

22、的PROM在總體結(jié)構(gòu)上沒(méi)有大的在總體結(jié)構(gòu)上沒(méi)有大的區(qū)別，只是存儲(chǔ)單元不同，采用疊柵注入?yún)^(qū)別，只是存儲(chǔ)單元不同，采用疊柵注入MOS管管（Stackedgate Injuction MetalOxideSemiconductor，簡(jiǎn)稱，簡(jiǎn)稱SIMOS）做為存儲(chǔ)單元。）做為存儲(chǔ)單元。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）1. 采用疊柵技術(shù)的采用疊柵技術(shù)的MOS管管SIMOS圖圖7.2.8為為SIMOS的結(jié)構(gòu)原理圖和符號(hào)。它是一個(gè)的結(jié)構(gòu)原理圖和符號(hào)。它是一個(gè)N溝溝道增強(qiáng)型道增強(qiáng)型MOS管，有兩個(gè)重疊的柵極控制柵管，有兩個(gè)重疊的柵極控制柵GC和浮置柵和浮置柵Gf?？?/p>

23、制柵。控制柵GC用于控制讀寫，浮置柵用于控制讀寫，浮置柵Gf用于用于長(zhǎng)期保存注入的電荷。長(zhǎng)期保存注入的電荷。浮置柵控制柵:fcGG圖圖7.2.8浮置柵控制柵:fcGG圖圖7.2.87.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM） 當(dāng)浮置柵上沒(méi)注入電荷時(shí)，在控制柵上加上正常電當(dāng)浮置柵上沒(méi)注入電荷時(shí)，在控制柵上加上正常電壓時(shí)能夠使漏源之間壓時(shí)能夠使漏源之間 產(chǎn)生導(dǎo)電溝道，產(chǎn)生導(dǎo)電溝道，SIMOS管導(dǎo)通。管導(dǎo)通。但當(dāng)浮置柵注入負(fù)電荷以后，必須在控制柵上加更高的但當(dāng)浮置柵注入負(fù)電荷以后，必須在控制柵上加更高的電壓，才能抵消浮置柵上負(fù)電荷形成導(dǎo)電溝道，故電壓，才能抵消浮置柵上

24、負(fù)電荷形成導(dǎo)電溝道，故SIMOS管在柵極加正常電壓時(shí)是不會(huì)導(dǎo)通的。管在柵極加正常電壓時(shí)是不會(huì)導(dǎo)通的。2.工作原理工作原理 由由SIMOS管構(gòu)成的存儲(chǔ)單元管構(gòu)成的存儲(chǔ)單元如圖如圖7.2.9所示。所示。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM） 當(dāng)設(shè)計(jì)人員想寫入當(dāng)設(shè)計(jì)人員想寫入“1”時(shí)，首先時(shí)，首先應(yīng)在漏源之間加較高的電壓應(yīng)在漏源之間加較高的電壓（20V25V），發(fā)生雪崩擊穿。同），發(fā)生雪崩擊穿。同時(shí)在控制柵上加以高壓脈沖時(shí)在控制柵上加以高壓脈沖（25V/50ms),在柵極電場(chǎng)的作用下，在柵極電場(chǎng)的作用下，浮置柵上注入電荷。此時(shí)浮置柵上注入電荷。此時(shí)Gc加正常加正

25、常高電平時(shí)，高電平時(shí)，SIMOS截止，截止，Dj1,而浮而浮置柵未注入電荷，置柵未注入電荷， Gc加正常高電平加正常高電平時(shí)時(shí)SIMOS導(dǎo)通，導(dǎo)通， Dj0.即寫即寫1的操作的操作就是對(duì)浮置柵的充電操作。就是對(duì)浮置柵的充電操作。 SIMOS管的管的EPROM用紫外線擦除，再寫入新的用紫外線擦除，再寫入新的數(shù)據(jù)。數(shù)據(jù)。年）光燈下分鐘（陽(yáng)光下一周，熒紫外線照射的泄放通道空穴對(duì)，提供浮柵電子生電子“擦除”：通過(guò)照射產(chǎn)”相當(dāng)于寫入“形成注入電荷到達(dá)過(guò)電子穿寬的正脈沖，吸引高速上加同時(shí)在發(fā)生雪崩擊穿）間加高壓（“寫入”：雪崩注入330201,50,25,2520,2fcGSiOmsVGVSD7.2.3

26、可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）常用的常用的EPROM有有2716(2K8)、2732(4K8)、2764（8K8)等，等，型號(hào)后面的幾位數(shù)表示的是存型號(hào)后面的幾位數(shù)表示的是存儲(chǔ)容量，單位為儲(chǔ)容量，單位為K。二二 、E2PROM（Electrically Erasable Programmable ReadOnly Memory，簡(jiǎn)寫為，簡(jiǎn)寫為E2PROM）7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM） 雖然紫外線擦除的雖然紫外線擦除的EPROM具有重寫功能，但擦除具有重寫功能，但擦除操作復(fù)雜，速度慢。為了禰補(bǔ)這些不足，則產(chǎn)生了用操

27、作復(fù)雜，速度慢。為了禰補(bǔ)這些不足，則產(chǎn)生了用電信號(hào)擦除的電信號(hào)擦除的PROM就是就是E2PROM 。 E2PROM的存的存儲(chǔ)單元采用浮柵儲(chǔ)單元采用浮柵隧道氧化層隧道氧化層MOS管，簡(jiǎn)稱管，簡(jiǎn)稱Flotox管，其結(jié)構(gòu)圖和管，其結(jié)構(gòu)圖和符號(hào)如圖符號(hào)如圖7.2.11所示。所示。圖圖7.2.11 Flotox的結(jié)構(gòu)與的結(jié)構(gòu)與SIMOS管相似，也是管相似，也是N溝道溝道MOS管，也有兩個(gè)柵極控制柵管，也有兩個(gè)柵極控制柵Gc和浮置柵和浮置柵Gf。不同的。不同的是是Flotox管的浮置柵和漏區(qū)之間有個(gè)氧化層極薄的區(qū)管的浮置柵和漏區(qū)之間有個(gè)氧化層極薄的區(qū)域域( 2108m）隧道區(qū)。當(dāng)隧道區(qū)的電場(chǎng)達(dá)到一）隧道區(qū)

28、。當(dāng)隧道區(qū)的電場(chǎng)達(dá)到一定程度（定程度（ 107V/cm）時(shí)，便在漏區(qū)和浮置柵之間出現(xiàn)）時(shí)，便在漏區(qū)和浮置柵之間出現(xiàn)導(dǎo)電隧道，電子可以雙向通過(guò)，形成電流。導(dǎo)電隧道，電子可以雙向通過(guò)，形成電流。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）圖圖7.2.11在使用在使用Flotox管做存儲(chǔ)單元時(shí)，為了提高擦、寫的可管做存儲(chǔ)單元時(shí)，為了提高擦、寫的可靠性，在靠性，在E2PROM的存儲(chǔ)單元中除了的存儲(chǔ)單元中除了Flotox管子外，管子外，還有一個(gè)選通管，如圖還有一個(gè)選通管，如圖7.2.12所示。所示。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM

29、）*工作原理：工作原理：a. 讀出狀態(tài)讀出狀態(tài) 在讀出時(shí)，控制柵在讀出時(shí)，控制柵Gc加加3V電壓，如圖電壓，如圖7.2.12所示，若所示，若Wj1，此時(shí)選通管，此時(shí)選通管T2導(dǎo)通，若導(dǎo)通，若Flotox的浮置柵沒(méi)充電荷，則的浮置柵沒(méi)充電荷，則T1導(dǎo)通，在位線導(dǎo)通，在位線Bj上讀出為上讀出為0 ；若；若Flotox的浮置柵上充有電荷，則的浮置柵上充有電荷，則T1截止，在位線截止，在位線Bj上讀出為上讀出為1.圖圖7.2.12Gf3V5Vb. 擦除（寫擦除（寫1）狀態(tài)）狀態(tài)7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM） 當(dāng)擦除狀態(tài)時(shí)，在當(dāng)擦除狀態(tài)時(shí)，在控制柵和位線加高

30、電壓控制柵和位線加高電壓脈沖脈沖(20V/10ms)，使得浮，使得浮置柵上存儲(chǔ)電荷。當(dāng)控置柵上存儲(chǔ)電荷。當(dāng)控制柵加正常電壓時(shí)，制柵加正常電壓時(shí)，F(xiàn)lotox管截止，一個(gè)字節(jié)管截止，一個(gè)字節(jié)被擦除，則這個(gè)字節(jié)的被擦除，則這個(gè)字節(jié)的所有存儲(chǔ)單元為所有存儲(chǔ)單元為1的狀態(tài)。的狀態(tài)。c.寫入（寫寫入（寫0)狀態(tài)狀態(tài) 在寫入情況下，令控在寫入情況下，令控制柵為制柵為0V，同時(shí)在在字線，同時(shí)在在字線和位線上加和位線上加20V/10ms的脈的脈沖電壓，應(yīng)使寫入的那些沖電壓，應(yīng)使寫入的那些單元的單元的Flotox管的浮置柵放管的浮置柵放電，然后在控制柵電，然后在控制柵Gc加正加正常的常的3V電壓，使電壓，使Fl

31、otox管導(dǎo)通，則所存儲(chǔ)的內(nèi)容管導(dǎo)通，則所存儲(chǔ)的內(nèi)容為為0.注：雖然注：雖然E2PROM改用電信號(hào)擦除，但由于擦除和寫改用電信號(hào)擦除，但由于擦除和寫入需要加高電壓脈沖，且擦除和寫入的時(shí)間仍然較長(zhǎng)，入需要加高電壓脈沖，且擦除和寫入的時(shí)間仍然較長(zhǎng)，所以正常工作只做所以正常工作只做ROM用。用。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）三、三、 快閃存儲(chǔ)器（快閃存儲(chǔ)器（Flash Memory） 其結(jié)構(gòu)和其結(jié)構(gòu)和EPROM中的中的SIMOS管相似，只是浮置管相似，只是浮置柵和襯底之間的氧化層的厚度不同，快閃存儲(chǔ)器中的柵和襯底之間的氧化層的厚度不同，快閃存儲(chǔ)器中的此厚

32、度很薄，僅為此厚度很薄，僅為1015nm。以及另外一些特殊的制。以及另外一些特殊的制造技術(shù)。因此快閃存儲(chǔ)器即吸收了造技術(shù)。因此快閃存儲(chǔ)器即吸收了EPROM的結(jié)構(gòu)簡(jiǎn)的結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，也保留了單、編程可靠的優(yōu)點(diǎn)，也保留了E2PROM擦除的快捷擦除的快捷特性，且集成度很高。特性，且集成度很高。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）為提高集成度，省去為提高集成度，省去T2（選通管）改用疊柵（選通管）改用疊柵MOS管管（類似（類似SIMOS管）管）疊柵疊柵MOS管和管和flash存儲(chǔ)單元如圖存儲(chǔ)單元如圖7.2.13所示。所示。7.2.3 可擦除的可編程只讀

33、存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）*工作原理：工作原理：a.讀出狀態(tài)：讀出狀態(tài)：若字線為高電平，即若字線為高電平，即Wj1,存儲(chǔ)單元的公存儲(chǔ)單元的公共端共端Vss0.若浮柵無(wú)充電，則疊柵若浮柵無(wú)充電，則疊柵MOS管導(dǎo)通，位線管導(dǎo)通，位線Bj輸出低電平；若浮柵上充有負(fù)電荷，則疊柵輸出低電平；若浮柵上充有負(fù)電荷，則疊柵MOS管管截止，位線截止，位線Bj輸出高電平。輸出高電平。5V0V圖圖7.2.13 疊柵疊柵MOS管和存儲(chǔ)單元管和存儲(chǔ)單元b. 寫入狀態(tài)：寫入狀態(tài)： 首先在疊柵首先在疊柵MOS管的漏極管的漏極經(jīng)位線加較高的電平（經(jīng)位線加較高的電平（6V），），Vss0V，在，在 控制柵加

34、一個(gè)幅控制柵加一個(gè)幅度較大（度較大（12V/10s）的正脈沖，）的正脈沖，使得管子發(fā)生雪崩擊穿，浮置使得管子發(fā)生雪崩擊穿，浮置柵出現(xiàn)充電電荷。此時(shí)由于疊柵出現(xiàn)充電電荷。此時(shí)由于疊柵柵MOS管的開(kāi)啟電壓提高，使管的開(kāi)啟電壓提高，使得字線上加正常的邏輯電平時(shí)得字線上加正常的邏輯電平時(shí)管子不會(huì)導(dǎo)通，寫入管子不會(huì)導(dǎo)通，寫入1。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）6V0Vc. 擦除狀態(tài)：擦除狀態(tài)： 擦除是利用隧道效應(yīng)。在擦除是利用隧道效應(yīng)。在控制柵處于低電平（控制柵處于低電平（0V），源），源極加高幅度正脈沖極加高幅度正脈沖（ 12V/100ms）的情況下，?。┑?/p>

35、情況下，浮置柵和源極之間產(chǎn)生隧道效應(yīng)，置柵和源極之間產(chǎn)生隧道效應(yīng)，浮置柵的電荷通過(guò)隧道區(qū)放電，浮置柵的電荷通過(guò)隧道區(qū)放電，此時(shí)管子的開(kāi)啟電壓降低，當(dāng)此時(shí)管子的開(kāi)啟電壓降低，當(dāng)字線加正常高電平（字線加正常高電平（5V）時(shí)，）時(shí)，管子就會(huì)導(dǎo)通。由于存儲(chǔ)單元管子就會(huì)導(dǎo)通。由于存儲(chǔ)單元的源極都是連在一起的，故全的源極都是連在一起的，故全部的存儲(chǔ)單元同時(shí)被擦除，這部的存儲(chǔ)單元同時(shí)被擦除，這是和是和E2PROM不同的一個(gè)地方。不同的一個(gè)地方。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM）0V5V7.3 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM） 隨機(jī)存儲(chǔ)器也叫隨機(jī)讀隨機(jī)存儲(chǔ)器也叫隨機(jī)讀/

36、寫存儲(chǔ)器，即在寫存儲(chǔ)器，即在RAM工工作時(shí)，可以隨時(shí)從任一指定的地址讀出數(shù)據(jù)，也可作時(shí)，可以隨時(shí)從任一指定的地址讀出數(shù)據(jù)，也可隨時(shí)將數(shù)據(jù)寫入指定的存儲(chǔ)單元。隨時(shí)將數(shù)據(jù)寫入指定的存儲(chǔ)單元。其特點(diǎn)是：讀、寫方便，使用靈活。缺點(diǎn)是：存入的其特點(diǎn)是：讀、寫方便，使用靈活。缺點(diǎn)是：存入的數(shù)據(jù)易丟失（即停電后數(shù)據(jù)隨之丟失）。分類：靜態(tài)數(shù)據(jù)易丟失（即停電后數(shù)據(jù)隨之丟失）。分類：靜態(tài)隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）。）。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）一一 、 SRAM的結(jié)構(gòu)和工作原理的結(jié)構(gòu)和工作原理 SRAM電路一般由存儲(chǔ)矩陣、地址譯碼

37、器和讀電路一般由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路（也叫輸入寫控制電路（也叫輸入/輸出電路）三部分組成，其輸出電路）三部分組成，其框圖如圖框圖如圖7.3.1所示。所示。其中：其中：*存儲(chǔ)矩陣：它是由許多存儲(chǔ)單元排列而成，每個(gè)存存儲(chǔ)矩陣：它是由許多存儲(chǔ)單元排列而成，每個(gè)存儲(chǔ)單元都能存儲(chǔ)儲(chǔ)單元都能存儲(chǔ)1位二值數(shù)據(jù)（位二值數(shù)據(jù)（1或或0)，在譯碼器和讀，在譯碼器和讀/寫電路的控制下，即可寫入數(shù)據(jù)，也可讀出數(shù)據(jù)。寫電路的控制下，即可寫入數(shù)據(jù)，也可讀出數(shù)據(jù)。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖圖7.3.1*地址譯碼器：地址譯碼器： 地址譯碼器一般都分為地址譯碼器一般都分為行地址譯碼

38、器和列地址譯行地址譯碼器和列地址譯碼器碼器兩部分。行地址譯碼器將輸入的地址代碼的若干兩部分。行地址譯碼器將輸入的地址代碼的若干位位A0Ai譯成某一條字線的輸出高、低電平信號(hào)，從存譯成某一條字線的輸出高、低電平信號(hào)，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；儲(chǔ)矩陣中選中一行存儲(chǔ)單元；7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）列地址譯碼器將輸入地址代碼的其余幾位列地址譯碼器將輸入地址代碼的其余幾位Ai1 An1譯成某一根輸出線上的高、低電平信號(hào)，從字線選中譯成某一根輸出線上的高、低電平信號(hào)，從字線選中的一行存儲(chǔ)單元中再選的一行存儲(chǔ)單元中再選1位（或幾位），使這些被選位（或幾位），使這些被選中的單元

39、經(jīng)讀中的單元經(jīng)讀/寫控制電路與輸入寫控制電路與輸入/輸出接通，以便對(duì)輸出接通，以便對(duì)這些單元進(jìn)行讀、寫操作。這些單元進(jìn)行讀、寫操作。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）*讀讀/寫控制電路寫控制電路: 讀讀/寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀讀/寫控制信號(hào)寫控制信號(hào)R/W =1時(shí)，執(zhí)行讀操作時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入的數(shù)據(jù)送到輸入/輸出端上；輸出端上；當(dāng)當(dāng) R/W 0時(shí)，執(zhí)行寫操時(shí)，執(zhí)行寫操作作，加到輸入，加到輸入/輸出端上的數(shù)據(jù)被寫入存儲(chǔ)單元中。在讀輸出端上的數(shù)據(jù)被寫入存儲(chǔ)單元中。在讀/寫控制電

40、路中另設(shè)有片選輸入端寫控制電路中另設(shè)有片選輸入端 CS 。當(dāng)。當(dāng)CS 0時(shí)，時(shí)，RAM為正常工作狀態(tài)；當(dāng)為正常工作狀態(tài)；當(dāng)CS 1時(shí)，所有的輸入時(shí)，所有的輸入/輸出輸出端均為高阻態(tài)，不能對(duì)端均為高阻態(tài)，不能對(duì)RAM進(jìn)行讀進(jìn)行讀/寫操作。寫操作。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）注：上述框圖的雙向注：上述框圖的雙向箭頭表示一組可雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線，它傳輸數(shù)據(jù)的導(dǎo)線，它所包含的導(dǎo)線的數(shù)目所包含的導(dǎo)線的數(shù)目等于并行輸入等于并行輸入/輸出輸出數(shù)據(jù)的位數(shù)。數(shù)據(jù)的位數(shù)。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）*總之，一個(gè)總之，一個(gè)RAM有三根線：有三根線

41、：地址線是單向的，它傳地址線是單向的，它傳送地址碼（二進(jìn)制），以便按地址訪問(wèn)存儲(chǔ)單元。送地址碼（二進(jìn)制），以便按地址訪問(wèn)存儲(chǔ)單元。數(shù)數(shù)據(jù)線是雙向的，它將數(shù)據(jù)碼（二進(jìn)制數(shù)）送入存儲(chǔ)矩陣據(jù)線是雙向的，它將數(shù)據(jù)碼（二進(jìn)制數(shù)）送入存儲(chǔ)矩陣或從存儲(chǔ)矩陣讀出。或從存儲(chǔ)矩陣讀出。讀讀/寫控制線傳送讀（寫）命令，寫控制線傳送讀（寫）命令，即讀時(shí)不寫，寫時(shí)不讀。即讀時(shí)不寫，寫時(shí)不讀。圖圖7.3.2為為10244位的位的RAM2114的工作原理圖的工作原理圖7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖圖7.3.2A9地址譯碼器：地址譯碼器：10根地址線根地址線A0A9，分，分2組，組，6根行地址根行地

42、址輸入線輸入線A8A3加到行地址譯碼器上，其輸出為加到行地址譯碼器上，其輸出為2664根根行地址輸出線行地址輸出線X0X63；4根列地址輸入線根列地址輸入線A2A0、A9加到列地址譯碼器上，譯出加到列地址譯碼器上，譯出24 16列地址輸出線，其列地址輸出線，其輸出信號(hào)從已選中一行里挑出要讀寫的輸出信號(hào)從已選中一行里挑出要讀寫的4個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元，即每個(gè)字線包含即每個(gè)字線包含4位位I/O1 I/O4。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）邏輯符號(hào)如圖邏輯符號(hào)如圖7.3.3所示所示圖圖7.3.3其中：其中：存儲(chǔ)單元：存儲(chǔ)單元：64644096，排列成排列成64行和行和64列的

43、矩陣列的矩陣*I/O1 I/O4：數(shù)據(jù)輸入：數(shù)據(jù)輸入端也是數(shù)據(jù)讀出端。讀端也是數(shù)據(jù)讀出端。讀/寫操作是由寫操作是由 R/W 和和 CS 控制的?？刂频摹?讀讀/寫控制：當(dāng)寫控制：當(dāng) CS 0， R/W 1時(shí)，為讀出狀態(tài)，時(shí)，為讀出狀態(tài)，存儲(chǔ)矩陣地?cái)?shù)據(jù)被讀出，數(shù)據(jù)從存儲(chǔ)矩陣地?cái)?shù)據(jù)被讀出，數(shù)據(jù)從I/O1 I/O4輸出。當(dāng)輸出。當(dāng)CS 0, R/W 0時(shí)，執(zhí)行寫入操作，時(shí)，執(zhí)行寫入操作，I/O1 I/O4上的數(shù)據(jù)上的數(shù)據(jù)寫入到存儲(chǔ)矩陣中。寫入到存儲(chǔ)矩陣中。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）若若CS 1 ，則所有的，則所有的I/O端都處于禁止?fàn)顟B(tài)，將存儲(chǔ)端都處于禁止?fàn)顟B(tài)，將存儲(chǔ)器內(nèi)

44、部電路與外部連線隔離，此時(shí)可以直接把器內(nèi)部電路與外部連線隔離，此時(shí)可以直接把I/O1 I/O4與系統(tǒng)總線相連，或?qū)⒍嗥c系統(tǒng)總線相連，或?qū)⒍嗥?114的輸入的輸入/輸出端并輸出端并聯(lián)使用。聯(lián)使用。如：如：A9A2A0=0001,A8A3=111110時(shí)，則時(shí)，則Y1=1,X62=1,這樣可這樣可對(duì)它們交點(diǎn)對(duì)它們交點(diǎn)D4D1進(jìn)行讀寫操作。進(jìn)行讀寫操作。* 存儲(chǔ)矩陣：存儲(chǔ)矩陣：2114中有中有64行行（164)列列4096個(gè)存?zhèn)€存儲(chǔ)單元，每個(gè)存儲(chǔ)單元都是由儲(chǔ)單元，每個(gè)存儲(chǔ)單元都是由6個(gè)個(gè)NMOS管組成，其管組成，其示意圖如圖示意圖如圖7.3.4所示。所示。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器

45、（SRAM） 靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控管基礎(chǔ)上附加門控管而成，它是靠觸發(fā)而成，它是靠觸發(fā)器的自保持功能存器的自保持功能存儲(chǔ)數(shù)據(jù)的。儲(chǔ)數(shù)據(jù)的。 圖圖7.3.5是由六是由六只只N溝道增強(qiáng)型溝道增強(qiáng)型MOS管組成的靜管組成的靜態(tài)存儲(chǔ)單元。態(tài)存儲(chǔ)單元。1.MOS管構(gòu)成：管構(gòu)成：7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖圖7.3.5圖圖7.3.57.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）其中：其中：T1T4：組成基本：組成基本SR鎖存器，用于鎖存器，用于記憶一位二值代記憶一位二值代碼；碼；T5、T6 ：是門控：是門控管，作模擬開(kāi)關(guān)管

46、，作模擬開(kāi)關(guān)使用，用來(lái)控制使用，用來(lái)控制觸發(fā)器的觸發(fā)器的Q、Q ，和和 位線位線Bj、Bj 之之間的聯(lián)系。間的聯(lián)系。 T5、T6的開(kāi)關(guān)狀態(tài)的開(kāi)關(guān)狀態(tài)是由是由 字線字線Xi 決定，決定，當(dāng)當(dāng)Xi 1時(shí)，時(shí)， T5、T6導(dǎo)通，鎖存器的導(dǎo)通，鎖存器的輸出和位線接通；輸出和位線接通；當(dāng)當(dāng) Xi0時(shí)，時(shí)， T5、T6截止，鎖存器與截止，鎖存器與位線斷開(kāi)。位線斷開(kāi)。圖圖7.3.57.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）T7、T8 ：是每一列：是每一列存儲(chǔ)單元公用的兩存儲(chǔ)單元公用的兩個(gè)門控管，用于和個(gè)門控管，用于和讀讀/寫緩沖放大器寫緩沖放大器之間的連接之間的連接jYT7、T8是由列地是由列地

47、址譯碼器的輸出址譯碼器的輸出端端Yj來(lái)控制的。來(lái)控制的。當(dāng)當(dāng) Yj1時(shí)，所時(shí)，所在的列被選中在的列被選中 ，T7、T8導(dǎo)通，這導(dǎo)通，這時(shí)第時(shí)第i行第行第j 列的列的單元的單元與緩單元的單元與緩沖器相連；當(dāng)沖器相連；當(dāng) Yj0 時(shí)，時(shí)， T7、T8截止。截止。圖圖7.3.57.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）當(dāng)存儲(chǔ)單元所在當(dāng)存儲(chǔ)單元所在的一行和所在地的一行和所在地一列同時(shí)被選中一列同時(shí)被選中以后，即以后，即Xi 1 ，Yj1 ，T5、T6 、T7、T8均處于導(dǎo)均處于導(dǎo)通狀態(tài)，通狀態(tài)， Q、Q 和和 Bj、Bj 之間接之間接通

48、。通。若這時(shí)若這時(shí)CS 0，R/W 1,則讀則讀/寫緩沖放大器的寫緩沖放大器的A1接通，接通，A2、A3不通，不通，Q的狀態(tài)經(jīng)的狀態(tài)經(jīng)A1送到送到I/O端，實(shí)現(xiàn)數(shù)據(jù)讀出端，實(shí)現(xiàn)數(shù)據(jù)讀出圖圖7.3.5若若 CS 0，R/W 0 ，則，則A1不通，不通， A2、A3接通，加接通，加到到I/O的數(shù)據(jù)被寫的數(shù)據(jù)被寫入存儲(chǔ)單元。入存儲(chǔ)單元。注：由于注：由于CMOS電路的功耗極低，電路的功耗極低，雖然制造工藝比雖然制造工藝比較復(fù)雜，但大容較復(fù)雜，但大容量的靜態(tài)存儲(chǔ)器量的靜態(tài)存儲(chǔ)器幾乎全部采用幾乎全部采用CMOS存儲(chǔ)單元存儲(chǔ)單元7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）圖圖7.3.52.雙極型雙

49、極型SRAM的存儲(chǔ)單元（自學(xué)）的存儲(chǔ)單元（自學(xué)）7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）*7.3.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）（自學(xué)）（自學(xué)）7.4 存儲(chǔ)容量的擴(kuò)展存儲(chǔ)容量的擴(kuò)展 當(dāng)使用一片當(dāng)使用一片ROM或或RAM器件不能滿足對(duì)存儲(chǔ)容器件不能滿足對(duì)存儲(chǔ)容量的需求時(shí)，則需要將若干片量的需求時(shí)，則需要將若干片ROM或或RAM組合起來(lái)，組合起來(lái)，構(gòu)成更大容量的存儲(chǔ)器。構(gòu)成更大容量的存儲(chǔ)器。存儲(chǔ)容量的擴(kuò)展方式有兩種：存儲(chǔ)容量的擴(kuò)展方式有兩種：位擴(kuò)展方式和字?jǐn)U展方式。位擴(kuò)展方式和字?jǐn)U展方式。7.4.1 位擴(kuò)展方式位擴(kuò)展方式 若每一片若每一片ROM或或RAM的的字?jǐn)?shù)夠用而

50、位數(shù)不足字?jǐn)?shù)夠用而位數(shù)不足時(shí)，時(shí)，應(yīng)采用位擴(kuò)展方式。接法：將各片的地址線、讀寫線、應(yīng)采用位擴(kuò)展方式。接法：將各片的地址線、讀寫線、片選線并聯(lián)即可片選線并聯(lián)即可圖圖7.4.1是用是用8片片10241的的RAM構(gòu)成構(gòu)成10248的的RAM接線圖。接線圖。7.4.1 位擴(kuò)展方式位擴(kuò)展方式圖圖7.4.1圖圖7.4.2是由兩片是由兩片2114擴(kuò)展成擴(kuò)展成10248位的位的RAM電路連電路連線圖。線圖。7.4.1 位擴(kuò)展方式位擴(kuò)展方式7.4.2 字?jǐn)U展方式字?jǐn)U展方式 若每一片存儲(chǔ)器若每一片存儲(chǔ)器(ROM或或RAM）的數(shù)據(jù)位數(shù)夠而）的數(shù)據(jù)位數(shù)夠而字?jǐn)?shù)不夠時(shí)，則需要采用字?jǐn)U展方式，以擴(kuò)大整個(gè)存字?jǐn)?shù)不夠時(shí)，則需

51、要采用字?jǐn)U展方式，以擴(kuò)大整個(gè)存儲(chǔ)器的字?jǐn)?shù)，得到字?jǐn)?shù)更多的存儲(chǔ)器。儲(chǔ)器的字?jǐn)?shù)，得到字?jǐn)?shù)更多的存儲(chǔ)器。例例7.4.1 用用4片片2568位的位的RAM接成一個(gè)接成一個(gè)10248位的位的RAM接線圖接線圖WRAAAAOIOI寫信號(hào)：讀地址線：數(shù)據(jù)線：/987070,70OIOI.9870,.AAAAWR10248 RAMSCWRAAOIOI片選信號(hào)：寫信號(hào)：讀地址線：數(shù)據(jù)線：/7070解：解：每一片每一片2568的的A0 A7可提供可提供28256個(gè)地址，為個(gè)地址，為00到到11，用擴(kuò)展的字，用擴(kuò)展的字A8、 A9構(gòu)成的兩位代碼區(qū)別四構(gòu)成的兩位代碼區(qū)別四片片2568的的RAM，即將，即將A8、 A9

52、譯成四個(gè)低電平信號(hào)，譯成四個(gè)低電平信號(hào)，分別接到四片分別接到四片2568RAM的的CS ，如下表，如下表A9A8CS1 CS2 CS3 CS4 7.4.2 字?jǐn)U展方式字?jǐn)U展方式四片四片2568RAM地址分配為地址分配為7.4.2 字?jǐn)U展方式字?jǐn)U展方式25500007AA5112560107AA7675121007AA10237681107AA(2)(3)(4)實(shí)現(xiàn)的電路如圖實(shí)現(xiàn)的電路如圖7.4.3所示所示7.4.2 字?jǐn)U展方式字?jǐn)U展方式圖圖7.4.3圖圖7.4.4為由為由4片片2114構(gòu)成的構(gòu)成的40964位位RAM的電路連線圖。的電路連線圖。7.4.2 字?jǐn)U展方式字?jǐn)U展方式其各片其各片RAM

53、電路的地址分配如表電路的地址分配如表7.2.17.4.2 字?jǐn)U展方式字?jǐn)U展方式由于由于ROM芯片上沒(méi)有讀芯片上沒(méi)有讀/寫控制端，所以除此之寫控制端，所以除此之外位擴(kuò)展方式其余引出線的接法和外位擴(kuò)展方式其余引出線的接法和RAM相同；而字?jǐn)U相同；而字?jǐn)U展方式也同樣適用于展方式也同樣適用于ROM。7.4.2 字?jǐn)U展方式字?jǐn)U展方式例例7.4.2 試用試用2564位的位的RAM，用復(fù)合擴(kuò)展的方法組成，用復(fù)合擴(kuò)展的方法組成10248位的位的RAM。要求：要求：畫(huà)出連線圖；畫(huà)出連線圖；指出當(dāng)指出當(dāng)R/W =1，地址為，地址為0011001100時(shí)，哪個(gè)芯片組被選通？時(shí)，哪個(gè)芯片組被選通？指出芯片組指出芯片組

54、(0)、(1)、(2)、(3)的地址范圍。的地址范圍。解解 ：（1)先用位擴(kuò)展方式構(gòu)成先用位擴(kuò)展方式構(gòu)成2568位的位的RAM，其其連線圖如圖連線圖如圖7.4.5所示；所示；再由字?jǐn)U展方式構(gòu)成再由字?jǐn)U展方式構(gòu)成10248位位RAM，如圖，如圖7.4.6所示，所示，所以一共用了所以一共用了8片片2564位的位的RAM。7.4.2 字?jǐn)U展方式字?jǐn)U展方式(2) 當(dāng)?shù)刂反a為當(dāng)?shù)刂反a為0011001100,且且R/W =1 時(shí)，時(shí)，A9A8=00，2568(1)組被選中，其他組被封鎖。組被選中，其他組被封鎖。(3)2568(1)的地址為（的地址為（0000000000)B(0011111111)B ;2

55、568(2)的地址為（的地址為（0100000000)B(0111111111)B ; 2568(3)的地址為（的地址為（1000000000)B(1011111111)B ; 2568(4)的地址為（的地址為（1100000000)B(1111111111)B 。7.4.2 字?jǐn)U展方式字?jǐn)U展方式7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)對(duì)于前面講過(guò)的二極管掩模對(duì)于前面講過(guò)的二極管掩模ROM中，有一個(gè)數(shù)據(jù)輸出中，有一個(gè)數(shù)據(jù)輸出表（如下）表（如下）A0An-1W0W(2n-1)可以看出，若把地址輸入可以看出，若把地址輸入A1和和A0看成是兩個(gè)輸入變量，看成是兩個(gè)輸入變量，數(shù)據(jù)輸出看

56、成是一組輸出變量，則數(shù)據(jù)輸出看成是一組輸出變量，則D3D0就是一組就是一組A1A0的組合邏輯函數(shù)?？蓪懗桑旱慕M合邏輯函數(shù)?？蓪懗桑?101100010131101010132020101313AAAAmmDAAAAmmDAAAAAAmmmDAAAAmmD7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)*由于任何組合邏輯函數(shù)都可以寫成最小項(xiàng)之和的形式，由于任何組合邏輯函數(shù)都可以寫成最小項(xiàng)之和的形式，因此任何組合邏輯函數(shù)都可以通過(guò)向因此任何組合邏輯函數(shù)都可以通過(guò)向ROM中寫入相應(yīng)中寫入相應(yīng)的數(shù)據(jù)來(lái)實(shí)現(xiàn)。的數(shù)據(jù)來(lái)實(shí)現(xiàn)。*用具有用具有n位輸入地址、位輸入地址、m位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的ROM可

57、以獲得可以獲得不大于不大于m個(gè)任何形式的個(gè)任何形式的n變量組合邏輯函數(shù)。這也適合變量組合邏輯函數(shù)。這也適合RAM。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)例例7.5.1 試用試用ROM產(chǎn)生下列一組組合邏輯函數(shù)產(chǎn)生下列一組組合邏輯函數(shù)ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAY4321由于要實(shí)現(xiàn)的是由于要實(shí)現(xiàn)的是4個(gè)邏輯函數(shù)，且邏輯函數(shù)為個(gè)邏輯函數(shù)，且邏輯函數(shù)為4變量的，變量的，所以需要所以需要4位地址輸入和位地址輸入和4位數(shù)據(jù)輸出，故選位數(shù)據(jù)輸出，故選164的的ROM實(shí)現(xiàn)。實(shí)現(xiàn)。解：首先將所給的邏輯函數(shù)展成最小項(xiàng)之和的形式。解：首先將所給的邏輯函數(shù)

58、展成最小項(xiàng)之和的形式。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)),(),(),(),(15214414107676324321mYmYmYmYABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAY4321其連線圖如圖其連線圖如圖7.5.1所示所示7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)圖圖7.5.1),(),(),(),(15214414107676324321mYmYmYmY例例7.5.2 試用試用ROM設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)2位二進(jìn)制數(shù)的比較器。設(shè)這位二進(jìn)制數(shù)的比較器。設(shè)這兩個(gè)兩個(gè)2位數(shù)分別為位數(shù)分別為AA1A0，BB1B0。當(dāng)。當(dāng)AB時(shí)，時(shí)，

59、Y3=1.解：由題意可得真值表為解：由題意可得真值表為7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)則選用則選用163的的ROM，實(shí)現(xiàn)電路如圖，實(shí)現(xiàn)電路如圖7.5.2所示。所示。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)例例7.5.3 試用試用84位位ROM實(shí)現(xiàn)一個(gè)排隊(duì)組合電路，電路實(shí)現(xiàn)一個(gè)排隊(duì)組合電路，電路的功能是輸入信號(hào)的功能是輸入信號(hào)A、B、C通過(guò)排隊(duì)電路后分別由通過(guò)排隊(duì)電路后分別由YA、YB、YC輸出。但在同一時(shí)刻只能有一個(gè)信號(hào)通過(guò)，如果輸出。但在同一時(shí)刻只能有一個(gè)信號(hào)通過(guò)，如果同時(shí)有同時(shí)有2個(gè)以上信號(hào)通過(guò)時(shí)，則按個(gè)以上信號(hào)通過(guò)時(shí)，則按A、B、C的優(yōu)先順序的優(yōu)先

60、順序通過(guò)。通過(guò)。解：解：根據(jù)題根據(jù)題意可得真意可得真值表為值表為則實(shí)現(xiàn)的則實(shí)現(xiàn)的電路如圖電路如圖7.5.3所示。所示。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)例例7.5.4在圖在圖7.5.4（a）所示電路中，若）所示電路中，若PROM存儲(chǔ)矩陣地存儲(chǔ)矩陣地編程如圖編程如圖7.5.4(b）所示，試畫(huà)出輸出電壓）所示，試畫(huà)出輸出電壓uo的波形。注：的波形。注：圖圖7.5.3(a）的電子開(kāi)關(guān)是由）的電子開(kāi)關(guān)是由PROM的位線電平控制，當(dāng)?shù)奈痪€電平控制，當(dāng)D1時(shí)，開(kāi)關(guān)接基準(zhǔn)電壓時(shí)，開(kāi)關(guān)接基準(zhǔn)電壓U R；當(dāng)；當(dāng)D0時(shí)，開(kāi)關(guān)接地。時(shí)，開(kāi)關(guān)接地。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合

61、邏輯函數(shù)解：由圖解：由圖7.5.4(b）得出輸出數(shù)據(jù)端和地址碼輸入的關(guān)）得出輸出數(shù)據(jù)端和地址碼輸入的關(guān)系表為系表為7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)由電路可得輸出電壓為由電路可得輸出電壓為)2222()8/4/2/(0011223332100DDDDURDRUDRUDRUDRUIRuRRRRR7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)將關(guān)系表的將關(guān)系表的D3D0代入上式，可得對(duì)應(yīng)的輸出電壓如下表代入上式，可得對(duì)應(yīng)的輸出電壓如下表7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù))2222()8/4/2/(0011223332100DDDDURDRUDRUDRUDRUIRuRRRRR其輸出電壓波形如圖其輸出電壓波形如圖7.5.5所示。所示。7.5 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)題題7.1 題題7.6 題題7.8 題題7.10 題題7.14