福州大學集成電路應用實驗二.doc

《福州大學集成電路應用實驗二.doc》由會員分享，可在線閱讀，更多相關《福州大學集成電路應用實驗二.doc（6頁珍藏版）》請在裝配圖網(wǎng)上搜索。

《集成電路應用》課程實驗 實驗二 鎖相環(huán)綜合實驗 學院： 物理與信息工程學院 專業(yè): 電子信息工程 年級： 2015級 姓名： 張 楨 學號： 指導老師： 許志猛 實驗二 鎖相環(huán)綜合實驗 1、 實驗目的： 1. 掌握鎖相環(huán)的基本原理。 2. 掌握鎖相環(huán)外部元件的選擇方法 。 3. 應用CD4046鎖相環(huán)進行基本應用設計。 2、 元件和儀器： 1. CD4046 2. 函數(shù)信號發(fā)生器 3. 示波器 4. 電阻、電容若干 5. 面包板 3、 實驗原理： 1. 鎖相環(huán)的基本原理。 鎖相環(huán)最基本的結(jié)構(gòu)如圖所示。它由三個基本的部件組成：鑒相器（PD）、環(huán)路濾 波器（LPF）和壓控振蕩器（VCO）。 鎖相環(huán)工作原理圖 鑒相器是個相位比較裝置。它把輸入信號Si(t)和壓控振蕩器的輸出信號So(t)的相位進行比較，產(chǎn)生對應于兩個信號相位差的誤差電壓Se(t)。 環(huán)路濾波器的作用是濾除誤差電壓Se(t)中的高頻成分和噪聲，以保證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性。 壓控振蕩器受控制電壓Sd(t)的控制，使壓控振蕩器的頻率向輸入信號的頻率靠攏，直至消除頻差而鎖定。 鎖相環(huán)是個相位誤差控制系統(tǒng)。它比較輸入信號和壓控振蕩器輸出信號之間的相位差，從而產(chǎn)生誤差控制電壓來調(diào)整壓控振蕩器的頻率，以達到與輸入信號同頻。在環(huán)路開始工作時，如果輸入信號頻率與壓控振蕩器頻率不同，則由于兩信號之間存在固有的頻率差，它們之間的相位差勢必一直在變化，結(jié)果鑒相器輸出的誤差電壓就在一定范圍內(nèi)變化。在這種誤差電壓的控制下，壓控振蕩器的頻率也在變化。若壓控振蕩器的頻率能夠變化到與輸入信號頻率相等，在滿足穩(wěn)定性條件下就在這個頻率上穩(wěn)定下來。達到穩(wěn)定后，輸入信號和壓控振蕩器輸出信號之間的頻差為零，相差不再隨時間變化，誤差電壓為一固定值，這時環(huán)路就進入“鎖定”狀態(tài)。這就是鎖相環(huán)工作的大致過程。 2. CD4046芯片的工作原理。 CD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。 CD4046鎖相的意義是相位同步的自動控制,功能是完成兩個電信號相位同步的自動控制閉環(huán)系統(tǒng)叫做鎖相環(huán),簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環(huán)主要由相位比較器（PC）、壓控振蕩器（VCO）、低通濾波器三部分組成,如下所示。 4046組成框圖  CD4046內(nèi)部電原理框圖如下圖所示： CD4046工作原理：輸入信號 Ui從14腳輸入后，經(jīng)放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經(jīng)R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經(jīng)除法器再進入相位比較器Ⅰ，繼續(xù)與Ui進行相位比較， 最后使得f2＝f1，兩者的相位差為一定值，實現(xiàn)了相位鎖定。若開關K撥至13 腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。 右圖是CD4046的引腳排列： CD4046采用16腳雙列直插式，各管腳功能： 1腳相位輸出端，環(huán)路人鎖時為高電平， 環(huán)路失鎖時為低電平。 2腳相位比較器Ⅰ的輸出端。 3腳比較信號輸入端。 4腳壓控振蕩器輸出端。 5腳禁止端，高電平時禁止，低電平時 允許壓控振蕩器工作。 6、7腳外接振蕩電容。 8、16腳電源的負端和正端。 9腳壓控振蕩器的控制端。 10腳解調(diào)輸出端，用于FM解調(diào)。 11、12腳外接振蕩電阻。 13腳相位比較器Ⅱ的輸出端。 14腳信號輸入端。 15腳內(nèi)部獨立的齊納穩(wěn)壓管負極。 4、 實驗內(nèi)容： 1. 掌握CD4046鎖相環(huán)的工作原理，選取合適的參數(shù)設計一個鎖相環(huán) （1） 根據(jù)實驗原理和設計要求，設計如下的電路圖： 設計要求：（1）輸入信號：F=10KHz （2）VCC=10V（3）中心頻率：10KHz （4）鎖定范圍：1KHz （2） 在面包板上連接電路。 （3） 用示波器觀察鎖相環(huán)輸出的信號。調(diào)整輸入信號的頻率，觀察CD4046芯片上1腳的電平變化：當1腳電平指示為“1”電平時，標志著進入鎖定范圍。反之為失鎖。 （4） 記錄鎖定范圍（帶寬）。 （5） 討論鎖定范圍和中心頻率與設定值的誤差 實驗記錄表格 最小鎖存頻率（fl） 中心頻率（fc） 最大鎖存頻率（fh） 帶寬（BW） 8.5kHz 9.8kHz 11.10kHz 2.6kHz 5、 實驗總結(jié)： 通過本次實驗，我進一步學習和掌握CMOS集成芯片的特點。了解了鎖相環(huán)的原理，能夠使用CD4046鎖相環(huán)進行基本應用設計。通過實驗，我學會如何選取鎖相環(huán)的元件和元件參數(shù)的計算方法。