《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程總復(fù)習(xí)

《《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程總復(fù)習(xí)》由會(huì)員分享，可在線閱讀，更多相關(guān)《《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程總復(fù)習(xí)（52頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、 《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程練習(xí) 一、填空題 1、計(jì)算機(jī)的運(yùn)算精度與機(jī)器的  ① 有關(guān)，為解決精度與硬件成本的矛盾，大多數(shù)計(jì)算機(jī)使 用__ ②。 答：① 字長 ② 變字長運(yùn)算 2、計(jì)算機(jī)硬件直接能執(zhí)行的程序是  ① 程序，高級(jí)語言編寫的源程序必須經(jīng)過  __  ② ____ 翻譯，計(jì)算機(jī)才能執(zhí)行。 答：① 機(jī)器語言  ② 語言處理程序 3、 在帶符號(hào)數(shù)的編碼方式中，零的表示是唯一的有 ① 和

2、② 。 答：① 補(bǔ)碼 ② 移碼 4、若 [x1] 補(bǔ)＝ 10110111， [x2] 原＝ 1.01101 ，則數(shù) x1 的十進(jìn)制數(shù)真值是 ① ，x2 的十進(jìn) 制數(shù)真值是  ② 。 答：①  -73  ②  -0.71875 5、設(shè)某浮點(diǎn)數(shù)的階碼為  8 位（最左一位為符號(hào)位），用移碼表示；尾數(shù)為  24 位（最左一 位為符號(hào)位），采用規(guī)格化補(bǔ)碼表示，則該浮點(diǎn)數(shù)能表示的最大正數(shù)的階碼為  ① ，尾數(shù) 為 ② ；規(guī)格化最大負(fù)數(shù)的階碼為

3、  ③ ，尾數(shù)為  ④ 。（用二進(jìn)制編碼回答） 答：① 11111111 ② 011111111111111111111111 ③ 11111111 ④ 100000000000000000000000 6、設(shè)有效信息位的位數(shù)為 N, 校驗(yàn)位數(shù)為 K，則能夠檢測出一位出錯(cuò)并能自動(dòng)糾錯(cuò)的海明 校驗(yàn)碼應(yīng)滿足的關(guān)系是 ① 。 答：① 2K － 1≥N＋ K 7、在補(bǔ)碼加減運(yùn)算中，符號(hào)位與數(shù)據(jù) ① 參加運(yùn)算，符號(hào)位產(chǎn)生的進(jìn)位 ② 。 答：① 按同樣規(guī)則一起 ② 自動(dòng)丟失 8、在浮點(diǎn)運(yùn)算

4、過程中，如果運(yùn)算結(jié)果的尾數(shù)部分不是 ① 形式，則需要進(jìn)行規(guī)格化處理。 設(shè)尾數(shù)采用補(bǔ)碼表示形式，當(dāng)運(yùn)算結(jié)果 ② 時(shí)，需要進(jìn)行右規(guī)操作；當(dāng)運(yùn)算結(jié)果③ 時(shí)， 需要進(jìn)行左規(guī)操作。 答：① 規(guī)格化 ② 溢出 ③ 不是規(guī)格化數(shù) 9、浮點(diǎn)運(yùn)算器由 ① 和 ② 兩部分組成，它們本身都是定點(diǎn)運(yùn)算器，其中①要求能夠進(jìn)行 ③ 運(yùn)算；②要求能夠進(jìn)行 ④ 運(yùn)算。 答：① 階碼部件 ② 尾數(shù)部件 ③ 加減 ④ 加減乘除 10、 Cache 使用的是 ① 存儲(chǔ)芯片。 答：① SRAM

5、 11、主存由 ①構(gòu)成，虛存由 ②構(gòu)成。 答：① DRAM ② 硬盤 12、 Cache 存儲(chǔ)器的主要作用是解決 ① 。 答：① CPU 與主存間速度匹配問題 13、存儲(chǔ)器的取數(shù)時(shí)間是衡量主存 ① 的重要指標(biāo)，它是從 ② 到 ③ 的時(shí)間。答：① 速度 ② 把要訪問的存儲(chǔ)單元的地址，加載到存儲(chǔ)器芯片的地址引腳上14、 SRAM與 DRAM中速度高的是 ① ，集成度高的是 ② 。 答：①  SRAM ②  DRAM 15、某存儲(chǔ)器數(shù)據(jù)總線寬度為 32 位，存取周期為 250ns ，則其帶寬是 ① 。 答：① 12

6、8Mbit/s 16、在指令編碼中，操作碼用于表示 ① ，n 位操作碼最多可以表示 ② 條指令。地址碼用 于表示 ③ 。 答：① 指令應(yīng)執(zhí)行的操作和應(yīng)具有的功能  ②  2n  ③ 與操作數(shù)據(jù)相關(guān)的地址信息 17、在寄存器尋址方式中，指令的地址碼部分給出的是  ① ，操作數(shù)存放在  ② 。 答：① 某一寄存器的編號(hào)  ② 寄存器中 18、采用存儲(chǔ)器間接尋址方式的指令中，指令的地址碼中字段中給出的是  ① 所在的存儲(chǔ) 器單元地址，

7、 CPU需要訪問內(nèi)存  ② 次才能獲得操作數(shù)。 答：① 是操作數(shù)的有效地址 EA ② 2 19、操作數(shù)直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為 ① 尋址；操作數(shù)所在的內(nèi) 存單元地址直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為 ② 尋址。 答：① 立即尋址 ② 直接尋址 20、相對尋址方式中，操作數(shù)的地址是由 ① 與 ② 之和產(chǎn)生的。 答：① PC 當(dāng)前的內(nèi)容 ② 形式地址部分給出的位移量 21、控制器的主要功能包括 ① 、 ② 和 ③ 等三個(gè)功能

8、。 答：① 控制指令的正確執(zhí)行 ② 控制程序和教據(jù)的輸入及結(jié)果的輸出③ 異常情況和特殊 請求的處理法 22、一般而言， CPU中至少有 ① 、 ② 、 ③ 、 ④ 、 ⑤ 和 ⑥ 六個(gè)寄存器。 答：① 程序計(jì)數(shù)器 PC 、 ② 地址寄存器 MAR 、 ③ 數(shù)據(jù)緩沖寄存器 MDR（ MBR） 、 ④ 指令寄存器 IR 、 ⑤ 累加寄存器 AC 、 ⑥ 程序狀態(tài)寄存器 PSR 23、微指令的編碼方式有 ① 、 ② 和 ③ 等三種。 答：① 直接控制法 ② 最短

9、編碼法 ③ 字段直接編碼法 24、 CPU周期也稱為 ① 周期，一個(gè) CPU周期包括若干個(gè) ② 。 答：① 機(jī)器周期 ② 節(jié)拍 25、在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 ① 、分析指令和 ② 的循環(huán) 之中。 答：① 取指令 ② 執(zhí)行指令 26、微程序控制器的核心部件是 ① ，它一般由 ② 構(gòu)成。 答：① 控制存儲(chǔ)器 ② ROM 27、在同一微周期中 ① 的微命令被稱為互斥微命令，而在同一微周期中 ②

10、 的微命令被 稱為相容微命令。顯然， ③ 的微命令不能放在一起譯碼。 答：① 不允許同時(shí)出現(xiàn)的微命令 ② 允許同時(shí)出現(xiàn)的微命令 ③ 相容的微命令 28、由于微程序設(shè)計(jì)的靈活性，只要簡單地改變 ① ，就可改變微程序控制的機(jī)器指令系 統(tǒng)。 答：① 微程序 29、在鏈?zhǔn)讲樵兒酮?dú)立請求兩種總線控制判優(yōu)方式中，響應(yīng)時(shí)間最快的是 ① 方式；對電 路故障最敏感的是 ② 方式。 答：① 獨(dú)立請求 ② 鏈?zhǔn)讲樵? 30、在單總線、雙總線、三總線 3 種系統(tǒng)中，從信息流傳送效率的角度看， ① 的工

11、作效 率最低；從吞吐量來看， ② 最強(qiáng)。 答：① 單總線 ② 三總線 31、在單總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，每個(gè)時(shí)刻只能有兩個(gè)設(shè)備進(jìn)行通信，在這兩個(gè)設(shè)備中， 獲得總線控制權(quán)的設(shè)備叫 ① ，由它指定并與之通信的設(shè)備叫 ② 。 答：① 主設(shè)備 ② 從設(shè)備 32、為了減輕總線的負(fù)擔(dān)，總線上的部件大都具有 ① 。 答：① 緩沖器 33、在地址和數(shù)據(jù)線分時(shí)復(fù)用的總線中，為了使總線或設(shè)備能區(qū)分地址信號(hào)和數(shù)據(jù)信號(hào)， 所以必須有 ①控制信號(hào)。 答：① 地址有效 34、標(biāo)準(zhǔn)微機(jī)總線中， PC/AT 總線是 ① 位總線，EISA 總線是

12、 ② 位總線， PCI 總線是 ③ 位 總線。 答：① 16 ② 32 ③ 35、 USB端口通過使用  32 位或 64 位 ① ，可以使一臺(tái)微機(jī)連接的外部設(shè)備數(shù)多達(dá)  ② 臺(tái)。 答：① 集線器 ②  127 36、計(jì)算機(jī)的外圍設(shè)備大致分為輸入設(shè)備、輸出設(shè)備、  ① 、 ② 、 ③ 和其他輔助 設(shè)備。 答：① 外存儲(chǔ)器  ② 終端 ③ 其它含義的  I/O  設(shè)備 37、顯示器的刷新存儲(chǔ)器（

13、或稱顯示緩沖存儲(chǔ)器）的容量是由  ① 、 ② 決定的。 答：① 分辨率 ② 灰度級(jí)或色彩數(shù) 38、顯示適配器作為 CRT與 CPU的接口，由 ① 存儲(chǔ)器、 ② 控制器和 ROM BIOS 三部 分組成。先進(jìn)的 ③ 控制器具有 ④ 加速能力。 答：① 顯示緩沖 ② 顯示 ③ 顯示 ④ 圖形 39、 CPU對輸入輸出設(shè)備的訪問，采用按地址訪問的形式。對 I/O 設(shè)備編址的方法，目前采 用方式主要有：① 和 ② ，其中 ③ 需要有專門的 I/O 指令支持。 答：① I/

14、O 獨(dú)立編址方式 ② 存儲(chǔ)器統(tǒng)一編址方式 ③ I/O 獨(dú)立編址方式 40、主機(jī)與外圍設(shè)備之間的數(shù)據(jù)交換方式有 ① 、 ② 、 ③ 和 ④ 等幾種。 答：① 直接程序控制方式 ② 程序中斷方式 ③ DMA ④ I/O 通道方式 41、接口接收到中斷響應(yīng)信號(hào) INTA 后，要將 ① 傳送給 CPU。 答：① 中斷類型編碼（中斷識(shí)別編碼） 42、 DMA控制器和 CPU分時(shí)使用總線的方式有 ① 、 ② 和 ③ 三種。答：① CPU 暫停方式 ② 周期挪用方式 ③ 交替訪問內(nèi)存方式43、通道的工作過程可分為 ① 、 ② 和, ③ 三部分。

15、 答：① 44、在  CPU 使用廣義指令進(jìn)入管理程序，組織一個(gè)通道程序，并啟動(dòng)通道。 I/O 控制方式中，主要由程序?qū)崿F(xiàn)的控制方式是 ① 方式。 答：① 程序控制方式 45、中斷處理過程可以 ① 進(jìn)行， ② 的設(shè)備可以中斷 ③ 的中斷服務(wù)程序。答：① 嵌套 ② 優(yōu)先級(jí)別高 ③ 優(yōu)先級(jí)別低 46、I/O 通道是一個(gè)特殊功能的 ① ，它有自己的 ② ，專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，CPU只負(fù)責(zé) ③ 功能。 答：① I/O 控制器 ② 指令執(zhí)行部件 ③ 啟、停 I/O 通道，查詢通道及 I/O 設(shè)備狀態(tài)，控 制 I/O

16、通道進(jìn)行某些操作 47、程序中斷 I/O 方式與 DMA方式除了應(yīng)用場合及響應(yīng)時(shí)間不同以外，兩者的主要區(qū)別在 于 ① 。 答：① 程序中斷 I/O 方式是以 CPU為中心，采用軟硬結(jié)合，以軟件為主的方式，控制設(shè)備 與主機(jī)之間的數(shù)據(jù)傳送 ， DMA方式是以主存為中心，采用硬件手段，控制設(shè)備與主存間直 接進(jìn)行數(shù)據(jù)傳送。 二、單選題 1、在計(jì)算機(jī)系統(tǒng)中，硬件在功能實(shí)現(xiàn)上比軟件強(qiáng)的是 __C__。 A. 靈活性強(qiáng)  B.  實(shí)現(xiàn)容易  C.  速度快  D. 

17、 成本低 2、完整的計(jì)算機(jī)系統(tǒng)包括兩大部分，它們是  __ C ____  。 A. 運(yùn)算器與控制器  B. 主機(jī)與外設(shè) C. 硬件與軟件  D. 硬件與操作系統(tǒng) 3、現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)是以 __ B ___ 為中心，其基本結(jié)構(gòu)遵循馮諾依曼思想。 A. 寄存器 B. 存儲(chǔ)器 C. 運(yùn)算器 D. 控制器 4、馮 ?諾依曼存儲(chǔ)程序的思想是指 __ C ___ 。 A. 只有數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器 B. 只有程序存儲(chǔ)在存儲(chǔ)器 C. 數(shù)據(jù)和程序都存儲(chǔ)在存儲(chǔ)器 D. 數(shù)據(jù)和程

18、序都不存儲(chǔ)在存儲(chǔ)器 5、某機(jī)字長 64 位，其中 1 位符號(hào)位， 63 位尾數(shù)。 若用定點(diǎn)小數(shù)表示， 則最大正小數(shù)為 B 。 A. ＋ (1 － 2-64) B. ＋ (1 － 2-63) C. 264 D. 263 6、設(shè) [x] 補(bǔ)=1.x1x2x3x4x5x6x7x8 ，當(dāng)滿足 A 時(shí)， x＞－ 1/2 成立。 A. x1 ＝ 1, x2 ～ x8 至少有一個(gè)為 1 B. x1 ＝ 0, x2 ～ x8 至少有一個(gè)為 1 C. x1 ＝ 1，x2～ x8 任意 D. x1 ＝ 0, x2 ～ x8 任意 7、在某 8 位定點(diǎn)

19、機(jī)中，寄存器內(nèi)容為 10000000，若它的數(shù)值等于－ 128，則它采用的數(shù)據(jù) 表示為 B 。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼 8、在下列機(jī)器數(shù)中，哪種表示方式下零的表示形式是唯一的 B 。 A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 都不是 9、下列論述中，正確的是 D 。 A. 已知 [x] 原求 [x] 補(bǔ)的方法是：在 [x] 原的末位加 1 B. 已知 [x] 補(bǔ)求 [ － x] 補(bǔ)的方法是：在 [x] 補(bǔ)的的末位加 1 C. 已知 [x

20、] 原求 [x] 補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加 1 D. 已知 [x] 補(bǔ)求 [ － x] 補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加 1 10、 IEEE754 標(biāo)準(zhǔn)規(guī)定的 32 位浮點(diǎn)數(shù)格式中，符號(hào)位為 1 位，階碼為 8 位，尾數(shù)為 23 位， 則它所能表示的最大規(guī)格化正數(shù)為A 。 A. ＋ (2 － 223) 2127 B. ＋(1 － 223) 2127 C. ＋ (2 － 223) 2255 D. 2127 － 223 11、浮點(diǎn)數(shù)的表示范圍取決于 A 。 A. 階碼的位數(shù)

21、 B. 尾數(shù)的位數(shù) C. 階碼采用的編碼  D. 尾數(shù)采用的編碼 12、在  24 24  點(diǎn)陣的漢字字庫中，一個(gè)漢字的點(diǎn)陣占用的字節(jié)數(shù)為  D 。 A. 2 B. 9 C. 24 D. 72 13、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的編碼是  B 。 A. 10011010 B. 11010000 C. 11010111 D. 10111000 14、在循環(huán)冗余校驗(yàn)中，生成多項(xiàng)式 G(x) 應(yīng)滿足的條件不包括 D 。 A. 校驗(yàn)碼中的任

22、一位發(fā)生錯(cuò)誤，在與 G(x) 作模 2 除時(shí)，都應(yīng)使余數(shù)不為 B. 校驗(yàn)碼中的不同位發(fā)生錯(cuò)誤時(shí)，在與 G(x) 作模 2 除時(shí)，都應(yīng)使余數(shù)不同  0 C. 用 G(x) 對余數(shù)作模 2 除，應(yīng)能使余數(shù)循環(huán) D. 不同的生成多項(xiàng)式所得的 CRC碼的碼距相同，因而檢錯(cuò)、校錯(cuò)能力相同 15、運(yùn)算器的核心部分是 C 。 16、在浮點(diǎn)運(yùn)算中下面的論述正確的是 C 。 A. 對階時(shí)應(yīng)采用向左規(guī)格化 B. 對階時(shí)可以使小階向大階對齊，也可以使大階向小階對齊 C. 尾數(shù)相加后可能會(huì)出現(xiàn)溢出，但可采用

23、向右規(guī)格化的方法得出正確結(jié)論 D. 尾數(shù)相加后不可能得出規(guī)格化的數(shù) 17、當(dāng)采用雙符號(hào)位進(jìn)行數(shù)據(jù)運(yùn)算時(shí)，若運(yùn)算結(jié)果的雙符號(hào)位為 01，則表明運(yùn)算 B 。 A. 無溢出 B. 正溢出 C. 負(fù)溢出 D. 不能判別是否溢出 18、補(bǔ)碼加法運(yùn)算的規(guī)則是 B 。 A. 操作數(shù)用補(bǔ)碼表示，符號(hào)位單獨(dú)處理 B. 操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加 C. 操作數(shù)用補(bǔ)碼表示，將加數(shù)變補(bǔ)，然后相加 D. 操作數(shù)用補(bǔ)碼表示，將被加數(shù)變補(bǔ)，然后相加 19、原碼乘除法運(yùn)算要求 C 。 20、下面對

24、浮點(diǎn)運(yùn)算器的描述中正確的是 A 。 A. 浮點(diǎn)運(yùn)算器由階碼部件和尾數(shù)部件實(shí)現(xiàn)。 B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。 C. 階碼部件只能進(jìn)行階碼的移位操作。 D. 尾數(shù)部件只能進(jìn)行乘法和加法運(yùn)算。 21、若浮點(diǎn)數(shù)的階碼和尾數(shù)都用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是 C 。 A. 階符與數(shù)符相同為規(guī)格化數(shù)。 B. 階符與數(shù)符相異為規(guī)格化數(shù)。 C. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)。 D. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)。 22、已知 [x] 補(bǔ)＝ 1.01010 ， [y] 補(bǔ)＝ 1.10001

25、 ，下列答案正確的是 D 。 A. [x] 補(bǔ)＋ [y] 補(bǔ)＝ 1.11011 B. [x] 補(bǔ)＋ [y] 補(bǔ)＝ 0.11011 C. [x] 補(bǔ)－ [y] 補(bǔ)＝ 0.11011 D. [x] 補(bǔ)－ [y] 補(bǔ)＝ 1.11001 23、下列敘述中概念正確的是 D 。 A. 定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參加運(yùn)算。 B. 浮點(diǎn)運(yùn)算中，尾數(shù)部分只進(jìn)行乘法和除法運(yùn)算。 C. 浮點(diǎn)數(shù)的正負(fù)由階碼的正負(fù)符號(hào)決定。 D. 在定點(diǎn)小數(shù)一位除法中，為了避免溢出，被除數(shù)的絕對值一定要小于除數(shù)的絕對值。 24、計(jì)算機(jī)系統(tǒng)中，

26、硬件能夠直接識(shí)別的指令是  A 。 A. 機(jī)器指令  B.  匯編語言指令  C. 高級(jí)語言指令  D. 特權(quán)指令 25、指令系統(tǒng)中采用不同的尋址方式的主要目的是  B 。 A. 增加內(nèi)存的容量 B. 縮短指令長度，擴(kuò)大尋址范圍 C. 提高訪問內(nèi)存的速度 D. 簡化指令譯碼電路 26、在相對尋址方式中，若指令中地址碼為  X，則操作數(shù)的地址為  B 。 A. X B. (PC)  ＋ X C. X  ＋段基址

27、 D.  變址寄存器＋  X 27、在指令的地址字段中直接指出操作數(shù)本身的尋址方式，稱為 A. 隱含地址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址 28、支持實(shí)現(xiàn)程序浮動(dòng)的尋址方式稱為 B 。 A. 變址尋址 B. 相對尋址 C. 間接尋址 D. 寄存器間接尋址 29、在一地址指令格式中，下面論述正確的是 C 。  B 。 A. 只能有一個(gè)操作數(shù)，它由地址碼提供 B. 一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的 C. 可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù) D. 如果有兩個(gè)操作數(shù)

28、，另一個(gè)操作數(shù)一定在堆棧中。 30、在堆棧中，保持不變的是 C 。 A. 棧頂 B. 堆棧指針 C. 棧底 D. 棧中的數(shù)據(jù) 31、在變址寄存器尋址方式中，若變址寄存器的內(nèi)容是 4E3CH，給出的偏移量是 63H 則它對 應(yīng)的有效地址是 D 。 A. 63H B. 4D9FH C. 4E3CH D. 4E9FH 32、設(shè)寄存器 R 的內(nèi)容 (R) ＝ 1000H，內(nèi)存單元 1000H 的內(nèi)容為 2000H，內(nèi)存單元 2000H 的內(nèi) 容為 3000H， PC的值為 4000H。若采用相對尋址方式，－ 2000H (PC) 訪問的操作數(shù)是 C

29、 。 A. 1000H B. 2000H C. 3000H D. 4000H 33、程序控制類指令的功能是 D 。 A. 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B. 進(jìn)行主存與 CPU之間的數(shù)據(jù)傳送 C. 進(jìn)行 CPU和 I ／ O設(shè)備之間的數(shù)據(jù)傳送 D. 改變程序執(zhí)行的順序 34、算術(shù)右移指令執(zhí)行的操作是 B 。 A. 符號(hào)位填 0，并順次右移 1 位，最低位移至進(jìn)位標(biāo)志位 B. 符號(hào)位不變，并順次右移 l 位，最低位移至進(jìn)位標(biāo)志位 C. 進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1 位，最低位移至進(jìn)位標(biāo)志位

30、D. 符號(hào)位填 1，并順次右移 1 位，最低位移至進(jìn)位標(biāo)志位 35、下列幾項(xiàng)中，不符合 RISC 指令系統(tǒng)的特點(diǎn)是 B 。 A. 指令長度固定，指令種類少 B. 尋址方式種類盡量多，指令功能盡可能強(qiáng) C. 增加寄存器的數(shù)目，以盡量減少訪存次數(shù) D. 選取使用頻率最高的一些簡單指令以及很有用但不復(fù)雜的指令 36、需要定期刷新的存儲(chǔ)芯片是 ___ B ___ 。 A. EPROM B. DRAM C. SRAM D. EEPROM 37、 __ A ____ 存儲(chǔ)芯片是易失性的。 A. SRAM B. UV-EPROM C. NV-RAM

31、D. EEPROM 38、有 RAS和 CAS引腳的存儲(chǔ)芯片是 ___ B ___ 。 A. EPROM B. DRAM C. SRAM D. 三者都是 39、下面敘述不正確的是 ___C ___ 。 A．半導(dǎo)體隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失。 B. 在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)。 C. 內(nèi)存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的。 D. 隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。 40、動(dòng)態(tài) RAM與靜態(tài) RAM相比，其優(yōu)點(diǎn)是 ___C ___ 。 A. 動(dòng)態(tài) RAM的存儲(chǔ)速度快。 B

32、. 動(dòng)態(tài) RAM不易丟失數(shù)據(jù)。 C. 在工藝上，比靜態(tài) RAM的存儲(chǔ)密度高。 D. 控制比靜態(tài) RAM簡單。 41、某 512 8 位 RAM芯片采用一位讀 / 寫線控制讀寫，該芯片的引腳至少有 ___ C ___ 。 A. 17  條  B. 19  條  C. 21  條  D. 522  條 42、某存儲(chǔ)器按字節(jié)編址，要求數(shù)據(jù)傳輸率達(dá)到  8 106  字節(jié)／秒，則應(yīng)選用存儲(chǔ)周期為 _D___的存儲(chǔ)芯片。 A. 800ns B. 2

33、50ns C. 200ns D. 120ns 43、程序計(jì)數(shù)器的功能是 ___ D ___ 。 A. 存放微指令地址 B. 計(jì)算程序長度 C. 存放指令 D. 存放下條機(jī)器指令的地址 44、從主存取出一條指令并執(zhí)行該指令的所有時(shí)間稱為 __ D ____ 。 A. 時(shí)鐘周期 B. 節(jié)拍 C. 機(jī)器周期 D. 指令周期 45、的程序被執(zhí)行時(shí)，首先要將從內(nèi)存中讀出的指令存放到 ___ D ___ 。 46、的部件中，不屬于控制器的是 ___ B ___ 。 A. 程序計(jì)數(shù)器 B. 數(shù)據(jù)緩沖器

34、 47、定下一條微指令的地址而采用的斷定方式的基本思想是 ___ C __ 。 A. 用程序計(jì)數(shù)器 PC來產(chǎn)生后繼微指令地址 B. 用微程序計(jì)數(shù)器μ PC來產(chǎn)生后繼微指令地址 C. 通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址。 D. 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址 48、制信號(hào)序列的最小單位是 __ C ___ 。 A. 微程序 B. 微指令 C. 微命令 D. 機(jī)器指令 49、控制器中，機(jī)器指令與微指令的關(guān)系是 __ B ___ 。 A. 每一條機(jī)

35、器指令由一條微指令來執(zhí)行 B. 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 C. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成 50、算機(jī)一般通過總線來組織，下述總線結(jié)構(gòu)的計(jì)算機(jī)中， D 操作速度最快， A 的操作 速度最慢。 A．單總線結(jié)構(gòu) B ．雙總線結(jié)構(gòu) C．三總線結(jié)構(gòu) D ．多總線結(jié)構(gòu) 51、線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，采用 D 方法，對提高系統(tǒng)的吞吐率最有效。 A．多端口存儲(chǔ)器 B ．提高主存的工作速度 C．交叉編址存儲(chǔ)器 D．高速緩沖存儲(chǔ)器 52、地址總線的作用是 C 。

36、 A．用于選擇存儲(chǔ)器單元 B．用于選擇 I/O 設(shè)備 C．用于指定存儲(chǔ)器單元和 I/O 設(shè)備接口寄存器的地址 D．決定數(shù)據(jù)總線上數(shù)據(jù)的傳輸方向 53、制常用于 A 中，作為其主要的控制方式。 A．單總線結(jié)構(gòu)計(jì)算機(jī)中， CPU訪問主存與外圍設(shè)備 B ．微型機(jī)中的 CPU控制 C．采用組合邏輯控制方式實(shí)現(xiàn)的 CPU D．微程序控制器 54、接產(chǎn)生總線請求的總線部件是 B 。 A．任何外設(shè) B ．具有 DMA接口的外設(shè) C．高速外設(shè) D ．需要與主機(jī)批量交換數(shù)據(jù)的外設(shè) 55、信之所以比異步通信具有較高的傳輸速率是因?yàn)?B 。

37、 A．同步通信不需要應(yīng)答信號(hào) B．同步通信用一個(gè)公共的時(shí)鐘進(jìn)行操作同步 C．同步通信方式的總線長度較短 D．同步通信中，各部件存取時(shí)間比較接近 56、成數(shù)據(jù)總線、地址總線、控制總線 3 類是根據(jù) B 來分的。 A．總線所處的位置 B ．總線所傳送信息的內(nèi)容 C．總線的傳送方式 D．總線所傳送信息的方向 57、調(diào)計(jì)算機(jī)系統(tǒng)中各個(gè)部件的工作，需要有一種器件來提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件 是 C 。 A．總線緩沖器 B ．總線控制器 C．時(shí)鐘發(fā)生器 D ．操作命令產(chǎn)生器 58、的外圍設(shè)備是指 ___ D __

38、_ 。 A. 輸入 / 輸出設(shè)備 B. 外存儲(chǔ)器 C. 遠(yuǎn)程通信設(shè)備 D. 除了 CPU 和內(nèi)存以外的其它設(shè)備 59、顯示器顯示圖形圖像的原理是圖形圖像 __ A ____ 。 A. 由點(diǎn)陣組成 B. 由線條組成 C. 由色塊組成 D. 由方格組成 60、以顯示 256 種顏色的彩色顯示器，其每個(gè)像素對應(yīng)的顯示存儲(chǔ)單元的長度（位數(shù)）為 __ B ____  。 A. 16  位  B. 8  位  C. 256  位  D. 9  位 61、

39、器的灰度級(jí)為  16，則每個(gè)像素的顯示數(shù)據(jù)位數(shù)至少是  ___ A ___  。 A. 4  位  B. 8  位  C. 16  位  D. 24  位 62、的主要參數(shù)之一是分辨率，以下描述中含義正確的是  __ B ____  。 A. 顯示器的水平和垂直掃描頻率 B. 顯示器屏幕上光柵的列數(shù)和行數(shù) C. 可顯示的不同顏色的總數(shù) D. 同一幅畫面允許顯示的不同顏色的最大數(shù)目 63、的分

40、辨率為 1024768 像素，像素的顏色數(shù)為 256，為保證一次刷新所需數(shù)據(jù)都存儲(chǔ)在 顯示緩沖存儲(chǔ)器中，顯示緩沖存儲(chǔ)器的容量至少為 __ B ____ 。 A. 512KB B. 1MB C. 256KB D. 2MB 64、接口中的數(shù)據(jù)緩沖器的作用是 A 。 A. 用來暫存外圍設(shè)備和 CPU之間傳送的數(shù)據(jù) B. 用來暫存外圍設(shè)備的狀態(tài) C. 用來暫存外圍設(shè)備的地址 D. 以上都不是 65、響應(yīng)過程中，保護(hù)程序計(jì)數(shù)器的作用是 B 。 A. 使 CPU能找到中斷處理程序的入口地址 B. 使中斷返回后，能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行

41、 C. 使 CPU和外圍設(shè)備能并行工作 D. 為了實(shí)現(xiàn)中斷嵌套 66、方式用來實(shí)現(xiàn) D 。 A. CPU 和內(nèi)存之間的數(shù)據(jù)傳送 B. 外圍設(shè)備和外圍設(shè)備之間的數(shù)據(jù)傳送 C. CPU 和外圍設(shè)備之間的數(shù)據(jù)傳送 D. 內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)傳送 67、下面哪種情況會(huì)提出中斷請求 ? B 。 A. 產(chǎn)生存儲(chǔ)周期竊取 B. 一次 I/O 操作結(jié)束 C. 兩個(gè)數(shù)相加 D. 上述三種情況都發(fā)生 68、向量地址是 C 。 A. 子程序的入口地址 B. 中斷服務(wù)程序的入口地址 C.

42、中斷服務(wù)程序入口地址的地址 D. 中斷向量表的起始地址 69、向量中斷與非向量中斷的區(qū)別在于 D 。 A. 非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷 B. 非向量中斷只有單一中斷處理程序入口，而向量中斷有多個(gè)中斷處理程序入口 C. 非向量中斷是單級(jí)中斷，而向量中斷可以實(shí)現(xiàn)多級(jí)中斷 D. 非向量不能作為中斷隱指令，而向量可以形成隱指令 70、采用 DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用 D 的時(shí)間。 A. 一個(gè)指令周期 B. 一個(gè) CPU周期 C. 一個(gè)存儲(chǔ)周期 D. 一個(gè)總線周期 71、周期挪

43、用方式常用于 A 中。 A. 直接存儲(chǔ)器存取方式的輸入輸出 B. 直接程序控制傳送方式的輸入輸出 C. CPU 的某寄存器與存儲(chǔ)器之間的直接程序控制傳送 D. 程序中斷方式的輸入輸出 72、在下面有關(guān)  DMA概念的敘述中，正確的是  A 。 A. 當(dāng)  CPU在執(zhí)行指令時(shí)，  CPU與  DMA控制器同時(shí)提出了對主存訪問的要求，這是應(yīng)首先滿 足 CPU的要求，以免指令執(zhí)行發(fā)生錯(cuò)誤，而  DMA傳送數(shù)據(jù)是可等待的。 B. DMA 周期挪用方式是在

44、 CPU訪問存儲(chǔ)器總線周期結(jié)束時(shí)，插入一個(gè)  DMA訪問周期。在此 期間，  CPU等待或執(zhí)行不需要訪問內(nèi)存的操作。 C. 因?yàn)?DMA傳送是在 DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因此在這種方式中，始 終不需要 CPU干預(yù)。 D. CPU 在接到 DMA請求后，必須盡快地在一條指令執(zhí)行后予以響應(yīng)。 三、判斷題 1、微處理器可以用來做微型計(jì)算機(jī)的CPU。 2、 ENIAC計(jì)算機(jī)的主要工作原理是存儲(chǔ)程序和多道程序控制。 3、決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)

45、算機(jī)的字長。 √ 4、計(jì)算機(jī)總線用于傳輸控制信息、數(shù)據(jù)信息和地址信息的設(shè)施。 √ 5、計(jì)算機(jī)系統(tǒng)軟件是計(jì)算機(jī)系統(tǒng)的核心軟件。 √ 6、計(jì)算機(jī)運(yùn)算速度是指每秒鐘能執(zhí)行操作系統(tǒng)的命令個(gè)數(shù)。 7、計(jì)算機(jī)主機(jī)由 CPU、存儲(chǔ)器和硬盤組成。 8、計(jì)算機(jī)硬件和軟件是相輔相成、缺一不可的。 √ 9、設(shè) [x] 補(bǔ)＝ 0.x1x2x3x4x5x6x7 ，若要求 x＞ 1/2 成立，則需要滿足的條件是 x1 必須為 1， x2～ x7 至少有一個(gè)為 1。 √ 10、 一個(gè)正數(shù)的補(bǔ)碼和它的原碼相同，而與它的反碼不同。

46、 11、浮點(diǎn)數(shù)的取值范圍取決于階碼的位數(shù)，浮點(diǎn)數(shù)的精度取決于尾數(shù)的位數(shù)。 √ 12、在規(guī)格化浮點(diǎn)表示中，保持其他方面不變，只是將階碼部分由移碼表示改為補(bǔ)碼表示， 則會(huì)使該浮點(diǎn)表示的數(shù)據(jù)表示范圍增大。 13、在生成 CRC校驗(yàn)碼時(shí)，采用不同的生成多項(xiàng)式，所得到 CRC校驗(yàn)碼的校錯(cuò)能力是相同 的。 14、運(yùn)算器的主要功能是進(jìn)行加法運(yùn)算。 15、加法器是構(gòu)成運(yùn)算器的主要部件，為了提高運(yùn)算速度，運(yùn)算器中通常都采用并行加法 器。 √ 16、在定點(diǎn)整數(shù)除法中，為了避免運(yùn)算結(jié)果的溢出，要求 | 被除數(shù) | ＜ | 除數(shù) | 。 √ 17

47、、浮點(diǎn)運(yùn)算器中的階碼部件可實(shí)現(xiàn)加、減、乘、除運(yùn)算。 18、根據(jù)數(shù)據(jù)的傳遞過程和運(yùn)算控制過程來看，陣列乘法器實(shí)現(xiàn)的是全并行運(yùn)算。 √ 19、邏輯右移執(zhí)行的操作是進(jìn)位標(biāo)志位移入符號(hào)位，其余數(shù)據(jù)位依次右移 1 位，最低位移 入進(jìn)位標(biāo)志位。 20、數(shù)據(jù)引腳和地址引腳越多芯片的容量越大。 √ 21、存儲(chǔ)芯片的價(jià)格取決于芯片的容量和速度。 √ 22、 SRAM每個(gè)單元的規(guī)模大于  DRAM的。 √ 23、要訪問 DRAM，應(yīng)首先給出 RAS地址，之后再給出 CAS地址。 √ 24、當(dāng) CPU要訪問數(shù)據(jù)時(shí)，它先訪

48、問虛存，之后再訪問主存。 25、 EDO和 FPM都是頁模式的 DRAM。 √ 26、主存與磁盤均用于存放程序和數(shù)據(jù)，一般情況下， CPU從主存取得指令和數(shù)據(jù)，如果在 主存中訪問不到，  CPU才到磁盤中取得指令和數(shù)據(jù)。  √ 27、半導(dǎo)體存儲(chǔ)器是一種易失性存儲(chǔ)器，電源掉電后所存信息均將丟失。 28、 Cache 存儲(chǔ)器保存 RAM存儲(chǔ)器的信息副本，所以占部分 RAM地址空間。  29、利用堆棧進(jìn)行算術(shù)  / 邏輯運(yùn)算的指令可以不設(shè)置地址碼。  √ 30、指

49、令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋址方式稱為寄存 器尋址。 原因：寄存器間接尋址 31、一條單地址格式的雙操作數(shù)加法指令，其中一個(gè)操作數(shù)來自指令中地址字段指定的的 存儲(chǔ)單元，另一個(gè)操作數(shù)則采用間接尋址方式獲得。原因：另一個(gè)操作數(shù)來自累加器  32、在計(jì)算機(jī)的指令系統(tǒng)中，真正必需的指令種類并不多，很多指令都是為了提高機(jī)器速 度和便于編程而引入的。 √ 33、 RISC系統(tǒng)的特征是使用了豐富的尋址方式。 原因： RISC系統(tǒng)的特征之一：指令數(shù)目較少，指令長度固定，指令格式少，尋址方式種類

50、 少 34、在主機(jī)中，只有存儲(chǔ)器能存放數(shù)據(jù)。 35、一個(gè)指令周期由若干個(gè)機(jī)器周期組成。 √ 36、決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長。 √ 37、微程序設(shè)計(jì)的字段直接編譯原則是：同時(shí)出現(xiàn)在一條微指令中的微命令放在不同的字 段里，而分時(shí)出現(xiàn)的微命令放在同一個(gè)字段里。 √ 38、由于微程序控制器采用了存儲(chǔ)邏輯，結(jié)構(gòu)簡單規(guī)整，電路延遲小，而組合邏輯控制器 結(jié)構(gòu)復(fù)雜，電路延遲大，所以微程序控制器比組合邏輯控制器的速度快。 39、在 CPU中，譯碼器主要用在運(yùn)算器中選多路輸入數(shù)據(jù)中的一路數(shù)據(jù)送到 ALU。

51、 40、控制存儲(chǔ)器是用來存放微程序的存儲(chǔ)器，它的速度應(yīng)該比主存儲(chǔ)器的速度快。 √ 41、由于轉(zhuǎn)移指令的出現(xiàn)而導(dǎo)致控制相關(guān)，因此 CPU不能采用流水線技術(shù)。 42、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)模塊化， 同時(shí)減少了信息傳輸線的數(shù)目。 √ 43、在計(jì)算機(jī)的總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)在總線上。 44、計(jì)算機(jī)系統(tǒng)中的所有與存儲(chǔ)器和 I/O 設(shè)備有關(guān)的控制信號(hào)、時(shí)序信號(hào)，以及來自存儲(chǔ) 器和  I/O  設(shè)備的響應(yīng)信號(hào)都由控制總線來提供信息傳送通路。  √ 45、使用三態(tài)門電路可以構(gòu)成數(shù)據(jù)

52、總線，它的輸出電平有邏輯“  1”、邏輯“ 0”和高阻（浮 空）三種狀態(tài)?！? 46、 USB 提供的 4 條連線中有 2 條信號(hào)線，每一條信號(hào)線可以連通一臺(tái)外設(shè)，因此在某一 時(shí)刻，可以同時(shí)有 2 臺(tái)外設(shè)獲得 USB總線的控制權(quán)。 47、組成總線時(shí)不僅要提供傳輸信息的物理傳輸線，還應(yīng)有實(shí)現(xiàn)信息傳輸控制的器件，它 們是總線緩沖器和總線控制器。 √ 48、總線技術(shù)的發(fā)展是和 CPU技術(shù)的發(fā)展緊密相連的， CPU的速度提高后，總線的數(shù)據(jù)傳輸 率如果不隨之提高，勢必妨礙整機(jī)性能的提高。 √ 49、 DMA控制器和 CPU可

53、以同時(shí)使用總線工作。 50、在計(jì)算機(jī)系統(tǒng)中，所有的數(shù)據(jù)傳送都必須由 CPU控制實(shí)現(xiàn)。 51、一個(gè)更高優(yōu)先級(jí)的中斷請求可以中斷另一個(gè)中斷處理程序的執(zhí)行?！? 52、一個(gè)通道可以連接多個(gè)外圍設(shè)備控制器，一個(gè)外圍設(shè)備控制器可以管理一臺(tái)或多臺(tái)外圍設(shè)備。 √ 53、 DMA方式既能用于控制主機(jī)與高速外圍設(shè)備之間的信息傳送，也能代替中斷傳送方式。 54、通道程序是由通道控制字組成的，通道控制字也稱通道指令。 √ 55、單級(jí)中斷與多級(jí)中斷的區(qū)別是單級(jí)中斷只能實(shí)現(xiàn)單中斷，而多級(jí)中斷可以實(shí)現(xiàn)多重中 斷或中斷嵌套?！? 56、在直接程

54、序控制方式下， CPU啟動(dòng) I/O 設(shè)備的指令開始執(zhí)行后，直到數(shù)據(jù)傳送完為止， CPU不能執(zhí)行別的程序。  √ 57、DMA工作方式提高了  CPU的效率，同時(shí)也提高了數(shù)據(jù)傳送的速度。  這是由于  DMA方式在 傳送數(shù)據(jù)時(shí)不需要 CPU干預(yù)，而且在一批數(shù)據(jù)傳送完畢時(shí)，也完全不需要  CPU干預(yù)。 58、與中斷處理程序相比， CPU目前運(yùn)行的用戶應(yīng)用程序的級(jí)別最高。  59、采用  DMA方式進(jìn)行數(shù)據(jù)傳送的設(shè)備，比不采用  DMA方式進(jìn)行數(shù)據(jù)傳送

55、的設(shè)備優(yōu)先級(jí)要 高。 60、CPU在執(zhí)行當(dāng)前指令最后所做的檢查是否有各類中斷請求的次序，  即為  CPU處理各類中 斷的次序?！? 61、微程序控制器的設(shè)計(jì)思想和組合邏輯設(shè)計(jì)思想截然不同。它具有設(shè)計(jì)規(guī)整，調(diào)試、維修以及更改、擴(kuò)充指令方便的優(yōu)點(diǎn)，易于實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。但是，由于它增加了一級(jí)控制存儲(chǔ)器，所以指令的執(zhí)行速度比組合邏輯控制器慢?！? 62、組合邏輯控制器采用組合邏輯技術(shù)實(shí)現(xiàn)，其微操作信號(hào)發(fā)生器是由門電路組成的復(fù)雜 樹形網(wǎng)絡(luò)構(gòu)成的。 微程序控制器采用存儲(chǔ)邏輯實(shí)現(xiàn)， 將微操作控制信號(hào)以編碼字 ( 即微指令 ) 的

56、形式存放在控制存儲(chǔ)器中?！? 四、簡述題 1、計(jì)算機(jī)硬件系統(tǒng)由哪些基本部件組成？它們的主要功能是什么？ 答：計(jì)算機(jī)的硬件系統(tǒng)通常由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器等五大部件 組成。 輸入設(shè)備的主要功能是將程序和數(shù)據(jù)以機(jī)器所能識(shí)別和接受的信息形式輸入到計(jì)算 機(jī)內(nèi)。 輸出設(shè)備的主要功能是將計(jì)算機(jī)處理的結(jié)果以人們所能接受的信息形式或其它系統(tǒng)所要求 的信息形式輸出。 存儲(chǔ)器的主要功能是存儲(chǔ)信息，用于存放程序和數(shù)據(jù)。 運(yùn)算器的主要功能是對數(shù)據(jù)進(jìn)行加工處理，完成算術(shù)運(yùn)算和邏輯運(yùn)算。 控制器的主要功能是按事先

57、安排好的解題步驟，控制計(jì)算機(jī)各個(gè)部件有條不紊地自動(dòng)工作。 2、馮諾依曼計(jì)算機(jī)的基本思想是什么？什么叫存儲(chǔ)程序方式？ 答：馮諾依曼計(jì)算機(jī)的基本思想包含三個(gè)方面： 1) 計(jì)算機(jī)由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器五大部件組成。 2) 采用二進(jìn)制形式表示數(shù)據(jù)和指令。 3) 采用存儲(chǔ)程序方式。 存儲(chǔ)程序是指在用計(jì)算機(jī)解題之前，事先編制好程序，并連同所需的數(shù)據(jù)預(yù)先存入主存儲(chǔ)器中。在解題過程（運(yùn)行程序）中，由控制器按照事先編好并存入存儲(chǔ)器中的程序自動(dòng)地、連續(xù)地從存儲(chǔ)器中依次取出指令并執(zhí)行，直到獲得所要求的結(jié)果為止。 3、早期計(jì)算機(jī)組織結(jié)構(gòu)有什么特點(diǎn)？現(xiàn)代計(jì)

58、算機(jī)結(jié)構(gòu)為什么以存儲(chǔ)器為中心？ 答：早期計(jì)算機(jī)組織結(jié)構(gòu)的特點(diǎn)是：以運(yùn)算器為中心的，其它部件都通過運(yùn)算器完成信息 的傳遞。 隨著微電子技術(shù)的進(jìn)步，人們將運(yùn)算器和控制器兩個(gè)主要功能部件合二為一，集 成到一個(gè)芯片里構(gòu)成了微處理器。同時(shí)隨著半導(dǎo)體存儲(chǔ)器代替磁芯存儲(chǔ)器，存儲(chǔ)容量成倍 地?cái)U(kuò)大，加上需要計(jì)算機(jī)處理、加工的信息量與日俱增，以運(yùn)算器為中心的結(jié)構(gòu)已不能滿 足計(jì)算機(jī)發(fā)展的需求，甚至?xí)绊懹?jì)算機(jī)的性能。為了適應(yīng)發(fā)展的需要，現(xiàn)代計(jì)算機(jī)組織 結(jié)構(gòu)逐步轉(zhuǎn)變?yōu)橐源鎯?chǔ)器為中心。 4、什么叫總線？總線的主要特點(diǎn)是什么？采用總線有哪些好處？ 答：總線是一組可為多個(gè)

59、功能部件共享的公共信息傳送線路。 總線的主要特點(diǎn)是共享總線的各個(gè)部件可同時(shí)接收總線上的信息，但必須分時(shí)使用總線發(fā) 送信息，以保證總線上信息每時(shí)每刻都是唯一的、不至于沖突。 使用總線實(shí)現(xiàn)部件互連的好處： ① 可以減少各個(gè)部件之間的連線數(shù)量，降低成本； ② 便于系統(tǒng)構(gòu)建、擴(kuò)充系統(tǒng)性能、便于產(chǎn)品更新?lián)Q代。 5、按其任務(wù)分，總線有哪幾種類型？它們的主要作用是什么？ 答：按總線完成的任務(wù)，可把總線分為： CPU內(nèi)部總線、部件內(nèi)總線、系統(tǒng)總線、外總線。 6、計(jì)算機(jī)的主要特點(diǎn)是什么？ 答：計(jì)算機(jī)的主要特點(diǎn)有：① 能自動(dòng)連續(xù)

60、地工作；② 運(yùn)算速度快；③運(yùn)算精度高；④ 有很強(qiáng)的存儲(chǔ)能力和邏輯判斷能力；⑤ 通用性強(qiáng)。 7、 衡量計(jì)算機(jī)性能有哪些基本的技術(shù)指標(biāo)？以你所熟悉的計(jì)算機(jī)系統(tǒng)為例，說明它的型 號(hào)、主頻、字長、主存容量、所接的 I/O 設(shè)備的名稱及主要規(guī)格。  具 答：衡量計(jì)算機(jī)性能的基本的技術(shù)指標(biāo)有： ① 基本字長；② 主存容量；③ 運(yùn)算速度；④ 所配置的外部設(shè)備及其性能指標(biāo)；⑤ 系統(tǒng) 軟件的配置。 8、什么叫指令？什么叫指令系統(tǒng)？指令通常有哪幾種地址格式？ 答：指令也稱機(jī)器指令，是控制計(jì)算機(jī)執(zhí)行某種操作（如加、減、傳送、轉(zhuǎn)移等）的命令。

61、 指令能夠直接表示對計(jì)算機(jī)硬件實(shí)體的控制信息，是計(jì)算機(jī)硬件唯一能夠直接理解并執(zhí)行 的命令，。 一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的集合，稱為該計(jì)算機(jī)的指令系統(tǒng)或指令集。 指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址指令等格式。 9、什么叫尋址方式？有哪些基本的尋址方式？簡述其尋址過程。 答：尋址方式就是指形成本條指令的操作數(shù)地址和下一條要執(zhí)行的指令地址的方法。根據(jù) 所需的地址信息的不同，尋址可分為操作數(shù)地址的尋址和指令地址的尋址兩部分。 基本的尋址方式： 1) 立即尋址 ：指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本身，

62、即指令所需的操作數(shù)由指令的形式地址直接給出。 2) 直接尋址 ：指令的地址碼部分給出的形式地址 A 就是操作數(shù)的有效地址 EA，即操作數(shù)的 有效地址在指令字中直接給出。 3) 間接尋址 ：指令的地址碼部分給出的是操作數(shù)的有效地址 EA 所在的存儲(chǔ)單元的地址或 是指示操作數(shù)地址的地址指示字。即有效地址 EA是由形式地址 A 間接提供的，因而稱為間 接尋址。 4) 寄存器尋址：指在指令地址碼中給出的是某一通用寄存器的編號(hào)（也稱寄存器地址）， 該寄存器的內(nèi)容即為指令所需的操作數(shù)。采用寄存器尋址方式時(shí)，有效地址 EA 是寄存器的

63、 編號(hào)。 5) 寄存器間接尋址：指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址。 6) 變址尋址 ：指操作數(shù)的有效地址是由指令中指定的變址寄存器的內(nèi)容與指令字中的形式地址相加形成的。 7) 基址尋址 ：指操作數(shù)的有效地址等于指令中的形式地址與基址寄存器中的內(nèi)容之和，基址寄存器中的內(nèi)容稱為基地址。 8) 相對尋址 ：是將程序計(jì)數(shù)器 PC 的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作數(shù)的有效地址。 9) 基址加變址尋址 ：將基址尋址與變址尋址結(jié)合起來就形成了基址加變址尋址方式。這種尋址方式是將兩個(gè)寄存器的內(nèi)容和指令形式地址中給出的偏移量相加后得到的結(jié)果作為

64、操作數(shù)的有效地址。其中一個(gè)寄存器作為基址寄存器，另一個(gè)作為變址寄存器。 10) 堆棧尋址：由堆棧支持的尋址方式，堆棧尋址是按照堆棧指示器 SP的內(nèi)容確定操作數(shù) 的訪存地址。 10、基址尋址方式和變址尋址方式各有什么不同？ 答：基址尋址是面向系統(tǒng)的，主要用于將用戶程序的邏輯地址（用戶編寫程序時(shí)所使用的 地址）轉(zhuǎn)換成主存的物理地址（程序在主存中的實(shí)際地址），以便實(shí)現(xiàn)程序的再定位。例 如在多道程序運(yùn)行時(shí)，需要由系統(tǒng)的管理程序?qū)⒍嗟莱绦蜓b入主存。由于用戶在編寫程序 時(shí)，不知道自己的程序應(yīng)該放在主存的哪一個(gè)實(shí)際物理地址中，只能按相對位置使用邏輯 地

65、址編寫程序。當(dāng)用戶程序裝入主存時(shí)，為了實(shí)現(xiàn)用戶程序的再定位，系統(tǒng)程序給每個(gè)用 戶程序分配一個(gè)基準(zhǔn)地址。程序運(yùn)行時(shí)，該基準(zhǔn)地址裝入基址寄存器，通過基址尋址，可 以實(shí)現(xiàn)邏輯地址到物理地址的轉(zhuǎn)換。由于系統(tǒng)程序需通過設(shè)置基址寄存器為程序或數(shù)據(jù)分 配存儲(chǔ)空間，所以基址寄存器的內(nèi)容通常由操作系統(tǒng)或管理程序通過特權(quán)指令設(shè)置，對用 戶是透明的。用戶可以通過改變指令字中的形式地址 A 來實(shí)現(xiàn)指令或操作數(shù)的尋址。另外 基址寄存器的內(nèi)容一般不進(jìn)行自動(dòng)增量和減量。 變址尋址是面向用戶的，主要用于訪問數(shù)組、向量、字符串等成批數(shù)據(jù)，用以解決程序的 循環(huán)

66、控制問題。因此變址寄存器的內(nèi)容是由用戶設(shè)定的。在程序執(zhí)行過程中，用戶通過改 變變址寄存器的內(nèi)容實(shí)現(xiàn)指令或操作數(shù)的尋址，而指令字中的形式地址 A 是不變的。變址 寄存器的內(nèi)容可以進(jìn)行自動(dòng)增量和減量。 11、簡述相對尋址和立即尋址的特點(diǎn)。 答：相對尋址方式是將程序計(jì)數(shù)器 PC 的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作 數(shù)的有效地址。 立即尋址方式是指指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù) 本身。即指令所需的操作數(shù)由指令的形式地址直接給出。 12、什么叫堆棧？堆棧操作的特點(diǎn)是什么？堆棧操作是如何尋址的？ 答：計(jì)算機(jī)中的堆棧是指按先進(jìn)后出（ FILO）或者說后進(jìn)先出（ LIFO）原則進(jìn)行存取的一 個(gè)特定的存儲(chǔ)區(qū)域。 堆棧操作的特點(diǎn)是：遵循先進(jìn)后出原則進(jìn)行信息的存取。數(shù)據(jù)按順序 存入堆棧稱為數(shù)據(jù)進(jìn)?；驂喝耄粡亩褩Ｖ邪磁c進(jìn)棧相反的順序取出數(shù)據(jù)稱為出?；驈棾觥? 堆棧的壓入和彈出操作總是根據(jù) SP的內(nèi)容按地址自動(dòng)增量和自動(dòng)減量方式在棧頂進(jìn)行。