福師1208考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案.doc

《福師1208考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《福師1208考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案.doc（8頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

福師1203考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案一 注：考試時(shí)間為100分鐘 一、單項(xiàng)選擇題（每小題2分，共20分） 1、CRT的分辨率為10241024像數(shù)，像數(shù)的顏色數(shù)為256，則刷新存儲(chǔ)器容量是（ c ） A． 512KB B．1MB C．256MB D．8MB 2、將有關(guān)數(shù)據(jù)加以分類(lèi)、統(tǒng)計(jì)、分析，以取得有價(jià)值的信息，我們稱(chēng)其為（ a ）。 A．?dāng)?shù)據(jù)處理 B．輔助設(shè)計(jì) C．實(shí)時(shí)控制 D．?dāng)?shù)值計(jì)算 3、現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過(guò)總線結(jié)構(gòu)來(lái)組織，在下面的總線結(jié)構(gòu)運(yùn)算器中，單總線結(jié)構(gòu)的操作速度最慢，而（ d ）的操作速度最快。 A．雙總線結(jié)構(gòu) B．多總線結(jié)構(gòu) C．單總線結(jié)構(gòu) D．三總線結(jié)構(gòu) 4、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來(lái)解決（ c ）的問(wèn)題。 A．存儲(chǔ) B．外存 C．主存容量不足 D．外存容量不足 5、浮點(diǎn)數(shù)的表示范圍和精度取決于（ a ） A． 階碼的位數(shù)和尾數(shù)的位數(shù) B． 階碼的位數(shù)和尾數(shù)采用的編碼 C． 階碼采用的編碼和尾數(shù)采用的編碼 D. 階碼采用的編碼和尾數(shù)的位數(shù) 6、某單片機(jī)的系統(tǒng)程序，不允許用戶(hù)在執(zhí)行時(shí)改變，則可以選用（ d ）作為存儲(chǔ)芯片。 A. SRAM B. cache C. 輔助存儲(chǔ)器 D. 閃速存儲(chǔ)器 7、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，這種尋址方式的有效地址為（ c ）。 A. EA=(X)+(D) B. EA=((X)+(D)) C. EA=(X)+D D. EA=((X)+D) 8、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是（ c ）。 A. PPU(外圍處理機(jī))方式 B. 通道方式 C. 中斷方式 D. DMA方式 9、系統(tǒng)總線中地址線的功能是（ c ）。 A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C. 用于指定主存和I/O設(shè)備接口電路的地址 D. 用于選擇外存地址 10、多處理機(jī)實(shí)現(xiàn)（ c ）級(jí)的并行。 A. 指令 B. 任務(wù)或過(guò)程 C. 作業(yè)或程序 D. 指令內(nèi)部 二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題2分，共10分） 1、 微程序控制器相比，組合邏輯控制器的速度較慢。 微程序的控制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)單些, 缺點(diǎn)是運(yùn)行速度要慢一些 組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)行速度明顯地快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些 2、 為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場(chǎng)保護(hù)操作。 必須進(jìn)行現(xiàn)場(chǎng)保護(hù)操作 3、 程序計(jì)數(shù)器PC用來(lái)指示從外存中取指令。 因?yàn)槌绦蛴?jì)算器PC是用來(lái)從內(nèi)存中取讀指令的 4、 定點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是固定不便的；浮點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是浮動(dòng)可變的。 浮點(diǎn)表示法中小數(shù)點(diǎn)的位置是不固定的 5、對(duì)于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給階碼的位數(shù)越少，則表示數(shù)的范圍越大。 則表示數(shù)的精度越大 三、名詞解釋?zhuān)啃☆}4分，共20分） 1、ALU 算術(shù)邏輯單元 (Arithmetic Logic Unit, ALU)是中央處理器(CPU)的執(zhí)行單元，是所有中央處理器的核心組成部分 2、RISC RISC為Reduced Instruction Set Computing的縮寫(xiě)，中文翻譯為精簡(jiǎn)執(zhí)令運(yùn)算集，好處是 CPU核心很容易就能提升效能且消耗功率低，但程式撰寫(xiě)較為復(fù)雜 3、 DMA DMA（Direct Memory Access），即直接存儲(chǔ)器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。 4、 Cache 高速緩沖存儲(chǔ)器（Cache）其原始意義是指存取速度比一般隨機(jī)存取記憶體（RAM）來(lái)得快的一種RAM，一般而言它不像系統(tǒng)主記憶體那樣使用DRAM技術(shù)，而使用昂貴但較快速的SRAM技術(shù)，也有快取記憶體的名稱(chēng) 5、指令周期 指令周期是執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間 四、簡(jiǎn)答題（每題5分，共30分） 1、簡(jiǎn)述運(yùn)算器的功能。 運(yùn)算器由：算術(shù)邏輯單元（ALU）、累加器、狀態(tài)寄存器、通用寄存器組等組成。算術(shù)邏輯運(yùn)算單元（ALU）的基本功能為加、減、乘、除四則運(yùn)算，與、或、非、異或等邏輯操作，以及移位、求補(bǔ)等操作。計(jì)算機(jī)運(yùn)行時(shí)，運(yùn)算器的操作和操作種類(lèi)由控制器決定。運(yùn)算器處理的數(shù)據(jù)來(lái)自存儲(chǔ)器；處理后的結(jié)果數(shù)據(jù)通常送回存儲(chǔ)器，或暫時(shí)寄存在運(yùn)算器中。與Control Unit共同組成了CPU的核心部分 2、簡(jiǎn)述主存和輔存的區(qū)別。 主存也是內(nèi)存，內(nèi)存可以被CPU直接訪問(wèn)，由RAM和ROM組成，能快速進(jìn)行讀寫(xiě)操作。用于存放正在運(yùn)行的程序和數(shù)據(jù)，它速度快但成本高。輔存不能被CPU直接訪問(wèn)，用于存放那些暫時(shí)不用的程序和數(shù)據(jù)，輔存一般是由容量大、速度較慢、價(jià)格低的磁表面存儲(chǔ)器和光存儲(chǔ)器等充當(dāng)。 3、比較同步通信和異步通信。 步通信是一種比特同步通信技術(shù)，要求發(fā)收雙方具有同頻同相的同步時(shí)鐘信號(hào)，只需在傳送報(bào)文的最前面附加特定的同步字符，使發(fā)收雙方建立同步，此后便在同步時(shí)鐘的控制下逐位發(fā)送/接收。 相對(duì)于同步通信，異步通信在發(fā)送字符時(shí)，所發(fā)送的字符之間的時(shí)隙可以是任意的。但是接收端必須時(shí)刻做好接收的準(zhǔn)備（如果接收端主機(jī)的電源都沒(méi)有加上，那么發(fā)送端發(fā)送字符就沒(méi)有意義，因?yàn)榻邮斩烁緹o(wú)法接收）。發(fā)送端可以在任意時(shí)刻開(kāi)始發(fā)送字符，因此必須在每一個(gè)字符的開(kāi)始和結(jié)束的地方加上標(biāo)志，即加上開(kāi)始位和停止位，以便使接收端能夠正確地將每一個(gè)字符接收下來(lái)。異步通信的好處是通信設(shè)備簡(jiǎn)單、便宜，但傳輸效率較低（因?yàn)殚_(kāi)始位和停止位的開(kāi)銷(xiāo)所占比例較大）。 4、 請(qǐng)說(shuō)明程序查詢(xún)方式與中斷方式各自的特點(diǎn)。 答：程序查詢(xún)方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些 5、 提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說(shuō)出至少五種措施。 答：措施有：（1）采用高速器件； （2）采用cache （高速緩沖存儲(chǔ)器）； （3）采用多體交叉存儲(chǔ)器； （4）采用雙端口存儲(chǔ)器； （5）加長(zhǎng)存儲(chǔ)器的字長(zhǎng) 6、存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m = 8，用交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns, 數(shù)據(jù)總線寬度為64位，總線傳輸周期τ = 50ns。問(wèn)該存儲(chǔ)器的帶寬是多少？ 解：連續(xù)讀出 m=8 個(gè)字的信息量是：q = 64位8 = 512位 連續(xù)讀出 8 個(gè)字所需的時(shí)間是：t = T + （m – 1）τ = 200 + 750= 5.510-7s 交叉存儲(chǔ)器的帶寬是: W = q/t = 512/（5.510-7s） ≈ 93107 位/s 五、計(jì)算題（10分） 設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算： 　 A=19/32，B=-17/128，求A-B A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2 [A]補(bǔ)=0.100 1100 [B]補(bǔ)=1.110 1111 [-B]補(bǔ)=0.001 0001 [A-B]補(bǔ)= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 ——無(wú)溢出 A-B=（0.101 1101）2 = 93/128 六、設(shè)計(jì)題（10分） 已知指令字長(zhǎng)為16位，每個(gè)地址碼為4位，采用擴(kuò)展操作碼的方式，設(shè)計(jì)15條三地址指令、15條二地址指令、15條一地址指令、16條零地址指令，畫(huà)出擴(kuò)展圖和指令譯碼邏輯。 0000A1A2~1110A1A2二地址指令A(yù)1A2是地址 11110000A1~11111110A1一地址指令 111111110000X~111111111111X零地址指令 福師1203考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案二 一、單項(xiàng)選擇題（每小題2分，共20分） 1、計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ D ）。 A．RAM存儲(chǔ)器 B．ROM存儲(chǔ)器 C．主存儲(chǔ)器 D．主存儲(chǔ)器和外存儲(chǔ)器 2、虛擬存儲(chǔ)器是建立在多層次存儲(chǔ)結(jié)構(gòu)上，用來(lái)解決（ C ）的問(wèn)題。 A．存儲(chǔ) B．外存 C．主存容量不足 D．外存容量不足 3、微程序放在（ B ）中。 A．RAM B．控制存儲(chǔ)器 C．指令寄存器 D．內(nèi)存儲(chǔ)器 4．下列數(shù)中最小的數(shù)是（ A ）。 A.（50）8 B.（100010）BCD C.（625）16 D．（100101）2 5．多處理機(jī)的體系結(jié)構(gòu)屬于（ B ）計(jì)算機(jī)。 A.SISD B.MIMD C. SIMD D.MISD 6.字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為（ B ）。 A． +（1 – 2-32） B. +（1 – 2-31） C. 2-32 D. 2-31 7. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)（ C ）。 A．存放數(shù)據(jù) B. 存放程序 C. 存放數(shù)據(jù)和程序 D. 存放微程序 8．CPU中的譯碼器主要用于（ D ）。 A. 地址譯碼；B. 選擇多路數(shù)據(jù)至ALU； C. 數(shù)據(jù)譯碼。D. 指令譯碼； 9．在以下描述的流水CPU基本概念中，正確的表述是（ C ）。 A．流水CPU是以空間并行性為原理構(gòu)造的處理器 B. 流水CPU一定是多媒體CPU C. 流水CPU是以時(shí)間并行性為原理構(gòu)造的處理器 D. 流水CPU一定是RISC機(jī)器 10．串行I/O標(biāo)準(zhǔn)接口IEEE1394的高速特性適合于新型高速硬盤(pán)和多媒體數(shù)據(jù)傳送，的數(shù)據(jù)傳送率不可以是（ C ）。 A．100兆位/秒 B．200兆位/秒 C. 300兆位/秒D. 400兆位/秒 二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題2分，共10分） 1、加法器是構(gòu)成運(yùn)算器的基本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器。 考核知識(shí)點(diǎn)：數(shù)的加減法器件，參見(jiàn)P241。 2、為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場(chǎng)保護(hù)操作。 必須進(jìn)行現(xiàn)場(chǎng)保護(hù)操作 3、 對(duì)于浮點(diǎn)數(shù)，當(dāng)字長(zhǎng)一定時(shí)，分給浮點(diǎn)數(shù)的尾數(shù)越少，則表示數(shù)的范圍越大。 4、 表示精度越大 4、加權(quán)BCD碼沒(méi)有確定的位權(quán)值，因此不以按位權(quán)展開(kāi)求它們所代表的十進(jìn)制。 無(wú)權(quán) BCD 碼沒(méi)有確定的位權(quán)值，因此不以按位權(quán)展開(kāi)求它們所代表的十進(jìn)制 5、計(jì)算機(jī)只能處理數(shù)字信息。 沒(méi)錯(cuò)。一切資料包括圖形文字等等需要通過(guò)數(shù)字化處理后，才能夠通過(guò)計(jì)算機(jī)運(yùn)算 三、名詞解釋?zhuān)款}4分，共20分） 1、溢出 溢出是黑客利用操作系統(tǒng)的漏洞，專(zhuān)門(mén)開(kāi)發(fā)了一種程序，加相應(yīng)的參數(shù)運(yùn)行后，就可以得到你電腦具有管理員資格的控制權(quán)，你在你自己電腦上能夠運(yùn)行的東西他可以全部做到，等于你的電腦就是他的了。 2.溢出是程序設(shè)計(jì)者設(shè)計(jì)時(shí)的不足所帶來(lái)的錯(cuò)誤 2、 相聯(lián)存儲(chǔ)器 關(guān)聯(lián)存儲(chǔ)器，也稱(chēng)為按內(nèi)容訪問(wèn)存儲(chǔ)器，它是一種不根據(jù)地址而是根據(jù)存儲(chǔ)內(nèi)容來(lái)進(jìn)行存取的存儲(chǔ)器,可以實(shí)現(xiàn)快速地查找快表 3、 局部性 CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中。 4、 存儲(chǔ)器 是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。 5、 垂直型微指令 垂直型微指令微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱(chēng)為垂直型微指令。 四、簡(jiǎn)答題（每題5分，共30分） 1、舉出CPU中6個(gè)主要寄存器的名稱(chēng)及功能。 (1)指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。 　　(2)程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。 　　 (3)地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。 　　(4)緩沖寄存器（DR）： 　　<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 　　 <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 　　 <3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。 　　　(5)通用寄存器(AC)：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。 　　(6)狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。 2、何謂“總線仲裁”？一般采用何種策略進(jìn)行仲裁，簡(jiǎn)要說(shuō)明它們的應(yīng)用環(huán)境。 連接到總線上的功能模塊有主動(dòng)，被動(dòng)兩種形態(tài)。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線操作，只能有一個(gè)主方占用總線控制權(quán)，但可以同一時(shí)間里有一個(gè)或多個(gè)從方。 除cpu模塊外，I/O功能模塊也可以提出總線請(qǐng)求，為了解決多個(gè)設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。 一般說(shuō)，采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中，對(duì)cpu模塊的總線請(qǐng)求采用公平原則處理，對(duì)I/O模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。 3、何謂CRT的顯示分辨率、灰度級(jí)？ 分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來(lái)存儲(chǔ)每個(gè)像素的信息。 　　灰度級(jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。 4、CPU響應(yīng)中斷應(yīng)具備哪些條件？ (1)在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開(kāi)放的。 　　(2)外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。 　　(3)外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。 　　(4)當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。 5、說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。 1）最大存儲(chǔ)容量 　　單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。 　　雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響 　?。?）指令系統(tǒng) 　　雙總線系統(tǒng)，必須有專(zhuān)門(mén)的I/O指令系統(tǒng) 　　單總線系統(tǒng)，訪問(wèn)內(nèi)存和I/O使用相同指令 　?。?）吞吐量 　　總線數(shù)量越多，吞吐能力越大 6、計(jì)算機(jī)要完成的基本功能有哪些？ 數(shù)據(jù)處理和數(shù)據(jù)共享 五、計(jì)算題（10分） 1、已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]補(bǔ)，[ -x ]補(bǔ)，[ y ]補(bǔ)，[ -y ]補(bǔ)，x + y =？，x – y =？ [x]補(bǔ)=10+x=1.10000 [-x]補(bǔ)=0.01111 [y]補(bǔ)=0.1101 [-y]=1.00110 x+y=1.01111+0.11001=0.01000 x-y=1.01111+1.11001=1.01000 六、設(shè)計(jì)題（10分） 用16K*8位的DRAM芯片構(gòu)成64K*32位存儲(chǔ)器，要求： （1） 畫(huà)出該存儲(chǔ)器的組成邏輯框圖。 （2） 設(shè)存儲(chǔ)器讀/寫(xiě)周期為0.5μs,CPU在1μs內(nèi)至少要訪問(wèn)一次。試問(wèn)采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？ 考核知識(shí)點(diǎn)：存儲(chǔ)器的構(gòu)成、刷新及其與CPU的連接，參見(jiàn)P91。 福師1203考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案三 一、單項(xiàng)選擇題（每小題2分，共20分） 1、在主存和CPU之間增加cache存儲(chǔ)器的目的是（ A ）。 A. 解決CPU和主存之間的速度匹配問(wèn)題 B. 增加內(nèi)存容量，同時(shí)加快存取速度 C. 提高內(nèi)存可靠性 D. 增加內(nèi)存容量 2、微型計(jì)算機(jī)的分類(lèi)通常以微處理器的（ C ）來(lái)劃分。 A．芯片名 B．寄存器數(shù)目 C．字長(zhǎng) D．規(guī)格 3、 下列數(shù)中最大的是（ B ）。 A．（10010101）2 B．（227）8 C．（96）16 D．（143）10 4、 設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（一位符號(hào)位），對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為（ C ）。 A．（27）16 B．（9B）16 C．（E5）16 D．（5A）16 5、 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（ D ）。 A．RAM存儲(chǔ)器 B．ROM存儲(chǔ)器 C．主存儲(chǔ)器 D．主存儲(chǔ)器和外存儲(chǔ)器 6、 算術(shù)/邏輯運(yùn)算單元74181ALU可完成（ C ）。 A．16種算術(shù)運(yùn)算功能 B．16種邏輯運(yùn)算功能 C．16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D．4位乘法運(yùn)算功能和除法運(yùn)算功能 7、 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（ C ）。 A．1MB B．512KB C．256K D．256KB 8、 常用的虛擬存儲(chǔ)系統(tǒng)由（ A ）兩級(jí)存儲(chǔ)器組成。 A．主存—輔存 B．快存—主存 C．快存—輔存 D．通用寄存器—主存 9、 變址尋址方式中，操作數(shù)的有效地址等于（ C ）。 A．基值寄存器內(nèi)容加上形式地址 B．堆棧指示器內(nèi)容加上形式地址 C．變址寄存器內(nèi)容加上形式地址 D．程序計(jì)數(shù)器內(nèi)容加上形式地址 10、在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由（ D ）完成地址映射。 A．程序員 B．編譯器 C．裝入程序 D．操作系統(tǒng) 二、改錯(cuò)題（針對(duì)各小題的題意，改正其結(jié)論中錯(cuò)誤或補(bǔ)充其不足。每小題2分，共10分） 1、程序計(jì)數(shù)器PC用來(lái)指示從外存中取指令。 因?yàn)槌绦蛴?jì)算器PC是用來(lái)從內(nèi)存中取讀指令的 2、一個(gè)指令周期中包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期中包含若干個(gè)時(shí)鐘周期。 指令周期通常用若干個(gè)機(jī)器周期表示 3、時(shí)鐘周期是處理器中處理動(dòng)作的最小時(shí)間單位，通常稱(chēng)為一個(gè)T狀態(tài)。這是微處理器完成一步完整操作的最小時(shí)間單位。 正確 4、在指令流水線技術(shù)中，譯碼操作可以分為D 和D 兩個(gè)階段，因此又叫做二級(jí)譯碼。 D1和D2兩個(gè)階段 5、時(shí)鐘周期是基本定時(shí)脈沖的兩個(gè)沿之間的時(shí)間間隔，而基本定時(shí)脈沖是由外部振蕩器產(chǎn)生的，通過(guò)CPU的CLK輸入端輸入。 考核知識(shí)點(diǎn)：時(shí)鐘周期的概念，參見(jiàn)P375。 三、名詞解釋?zhuān)款}4分，共20分） 1、溢出。 2、 多體交叉存儲(chǔ)器 在存儲(chǔ)系統(tǒng)中采用多個(gè)DRAM，并利用它們潛在的并行性，可以把存儲(chǔ)芯片組織為多個(gè)體，并讓他們并行工作。從而能一次讀或?qū)懚鄠€(gè)字，存儲(chǔ)器內(nèi)的各個(gè)體是按字交叉的 3、 虛擬存儲(chǔ)器 在具有層次結(jié)構(gòu)存儲(chǔ)器的計(jì)算機(jī)系統(tǒng)中，自動(dòng)實(shí)現(xiàn)部分裝入和部分替換功能，能從邏輯上為用戶(hù)提供一個(gè)比物理貯存容量大得多，可尋址的“主存儲(chǔ)器”。虛擬存儲(chǔ)區(qū)的容量與物理主存大小無(wú)關(guān)，而受限于計(jì)算機(jī)的地址結(jié)構(gòu)和可用磁盤(pán)容量。 4、 寫(xiě)回法 當(dāng)CPU寫(xiě)cache命中時(shí)，只修改cache的內(nèi)容，而不立即寫(xiě)入主存；只有當(dāng)此行被換出時(shí)才寫(xiě)回主存。 5、微程序 微程序是英國(guó)劍橋大學(xué)教授M.V.Wilkes在1951年首先提出的，它是實(shí)現(xiàn)程序的一種手段,具體就是將一條機(jī)器指令編寫(xiě)成一段微程序。每一個(gè)微程序包含若干條微指令，每一條微指令對(duì)應(yīng)一條或多條微操作。在有微程序的系統(tǒng)中,CPU內(nèi)部有一個(gè)控制存儲(chǔ)器,用于存放各種機(jī)器指令對(duì)應(yīng)的微程序段.當(dāng)CPU執(zhí)行機(jī)器指令時(shí),會(huì)在控制存儲(chǔ)器里尋找與該機(jī)器指令對(duì)應(yīng)的微程序，取出相應(yīng)的微指令來(lái)控制執(zhí)行各個(gè)微操作，從而完成該程序語(yǔ)句的功能。微程序設(shè)計(jì)技術(shù)，指的是利用軟件技術(shù)來(lái)實(shí)現(xiàn)硬件設(shè)計(jì)的一門(mén)技術(shù)。 四、簡(jiǎn)答題（每題5分，共30分） 1、試比較基址尋址和變址尋址。 基址尋址：其中的形式地址是可變的，基址寄存器的內(nèi)容是一定的 變址尋址：形式地址不變，變址寄存器的內(nèi)容可變 因此它可用于處理數(shù)組問(wèn)題 2、請(qǐng)說(shuō)明程序查詢(xún)方式與中斷方式各自的特點(diǎn)。 程序查詢(xún)方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些 3、提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說(shuō)出至少五種措施。 1、提高儲(chǔ)存密度；2、提升尋址效率；3、增大接口帶寬；4、增加緩存容量；5、改變讀寫(xiě)機(jī)制，盡量采用直接存取。 4、簡(jiǎn)述主存和輔存的區(qū)別。 主存也是內(nèi)存，內(nèi)存可以被CPU直接訪問(wèn)，由RAM和ROM組成，能快速進(jìn)行讀寫(xiě)操作。用于存放正在運(yùn)行的程序和數(shù)據(jù)，它速度快但成本高。輔存不能被CPU直接訪問(wèn)，用于存放那些暫時(shí)不用的程序和數(shù)據(jù)，輔存一般是由容量大、速度較慢、價(jià)格低的磁表面存儲(chǔ)器和光存儲(chǔ)器等充當(dāng) 5、簡(jiǎn)述中斷的響應(yīng)過(guò)程。 中斷請(qǐng)求，中斷響應(yīng)，中斷處理，中斷返回 6、說(shuō)明計(jì)算機(jī)有哪些基本組成部分和各部分的基本功能。 考核知識(shí)點(diǎn)：計(jì)算機(jī)的組成，參見(jiàn)P9。 五、計(jì)算題（10分） 設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算： 　 A=11/64，B=-15/32，求A+B A補(bǔ)碼:00001011/01000000=0.0010110 B補(bǔ)碼:11110001/00100000=1.1000100 A+B = 11101101/01000000=1.1011010 六、設(shè)計(jì)題（10分） 要求用256K*16位SRAM芯片設(shè)計(jì)1024K*32位的存儲(chǔ)器。SRAM芯片有兩個(gè)控制器端：當(dāng)有效時(shí)，該片選中。當(dāng)/R=1時(shí)執(zhí)行讀操作，當(dāng)/R=0時(shí)執(zhí)行寫(xiě)操作。 考核知識(shí)點(diǎn)：存儲(chǔ)器的構(gòu)成、刷新及其與CPU的連接，參見(jiàn)P91。 8