時序邏輯電路習題課(與“狀態(tài)”有關(guān)文檔共37張)

《時序邏輯電路習題課(與“狀態(tài)”有關(guān)文檔共37張)》由會員分享，可在線閱讀，更多相關(guān)《時序邏輯電路習題課(與“狀態(tài)”有關(guān)文檔共37張)（37頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,11/7/2009,#,單擊此處編輯母版標題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,*,本章節(jié)主要內(nèi)容,6.1 時序邏輯電路概述,6.2 時序邏輯電路分析,時序邏輯電路分析步驟,寄存器、移位寄存器,同步計時器,異步計數(shù)器,6.3 時序邏輯電路設計,時序邏輯電路設計,步驟,總目錄,總目錄,第1頁，共37頁。,6.1 時序邏輯電路概述,數(shù)字電

2、路按邏輯功能的不同特點，分為兩大類，一類稱為組合邏輯電路，簡稱組合電路。在第4章已經(jīng)介紹。另一類稱為時序邏輯電路，簡稱時序電路。,時序邏輯電路,任一時刻的輸出信號不但取決于當時的輸入信號，而且還取決于電路原來所處的狀態(tài)。,第2頁，共37頁。,例如：拉線開關(guān)有記憶、而計算機的復位開關(guān)就沒有記憶,若時序電路中所有觸發(fā)器在同一時鐘作用下使能,叫做,同步時序電路,否則就是,異步時序電路。,組合邏輯電路（第三章內(nèi)容）,無記憶,時序邏輯電路,有記憶,任何一個時刻的輸出，僅取決于當時的輸入，而與電路以前的狀態(tài)無關(guān),任何一個時刻的輸出，不僅與當時的輸入有關(guān)，還與電路以前的狀態(tài)有,關(guān),第3頁，共37頁。,分析時

3、序邏輯電路的一般步驟：,6.1 時序邏輯電路的分析方法,1由邏輯圖寫出下列方程,特征方程,輸出方程,驅(qū)動方程,2將驅(qū)動方程代入相應觸發(fā)器的特性方程，求狀態(tài)方程,3根據(jù)狀態(tài)方程和輸出方程，設定初態(tài),計算狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖、時序圖,（在異步電路中應注意使能條件）,4根據(jù)狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖，說明給定時序邏輯電路的邏輯功能,狀態(tài)方程,第4頁，共37頁。,（1）利用異步置0法獲得M進制計數(shù)器(對于有異步置零端的器件）,（1）利用異步置0法獲得M進制計數(shù)器(對于有異步置零端的器件）,都是五進制，使用的有效狀態(tài)不同,任何一個時刻的輸出，僅取決于當時的輸入，而與電路以前的狀態(tài)無關(guān),2將驅(qū)動方程代入

4、相應觸發(fā)器的特性方程，求狀態(tài)方程,用S0，S1，S2，SN表示輸入0，1，2，N個計數(shù)脈沖CP時計數(shù)器的狀態(tài)。,4根據(jù)狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖，說明給定時序邏輯電路的邏輯功能,把驅(qū)動方程代入相應觸發(fā)器的特性方程，可求出每個觸發(fā)器的次態(tài)方程。,3、寫出輸出方程為：Y=Q2Q3,畫出狀態(tài)轉(zhuǎn)換圖或時序圖。,十進制計數(shù)器74160,依次假設初態(tài)，代入電路的狀態(tài)方程，輸出方程，求出次態(tài)。,J1=Q2Q3，K1=1,3、狀態(tài)分配：確定觸發(fā)器的數(shù)目n，取2n-1M),第25頁，共37頁。,第26頁，共37頁。,6.3 時序邏輯電路設計,設計原則,據(jù)給出的具體邏輯問題，設計時序電路圖來完成這一邏輯功能。要求電路

5、最簡。最簡標準：觸發(fā)器和門電路數(shù)目最少，其輸入端最少。,第27頁，共37頁。,設計步驟,1、邏輯抽象，得出狀態(tài)轉(zhuǎn)換圖（表）,分析因果關(guān)系，確定輸入變量，輸出變量,確定電路的狀態(tài)數(shù),定義邏輯狀態(tài)含意，將電路狀態(tài)之間的轉(zhuǎn)換關(guān)系找出來,2、狀態(tài)化簡,：,在狀態(tài)轉(zhuǎn)換圖中有兩個以上狀態(tài)，它們輸入相同，輸出相同。轉(zhuǎn)換到的次態(tài)也相同，則可稱它們?yōu)榈葍r狀態(tài)。多個等價狀態(tài)可合并為一個狀態(tài)。狀態(tài)化簡的目標是建立最小的狀態(tài)轉(zhuǎn)換圖。,第28頁，共37頁。,設計步驟,3、狀態(tài)分配：確定觸發(fā)器的數(shù)目n，取2n-1N,2n，N為狀態(tài)轉(zhuǎn)換圖中的有效狀態(tài)，給電路的每個狀態(tài)分配一個二進制代碼，又稱狀態(tài)編碼，編碼方案以組合電路是否

6、最簡為標準。,4、選定觸發(fā)器類型，求出輸出方程，狀態(tài)方程（次態(tài)方程）和驅(qū)動方程。,5、根據(jù)求出的輸出方程和驅(qū)動方程畫出邏輯電路圖。,6、檢查設計的邏輯電路是否具有自啟動能力。若不能自啟動應采取措施解決。,第29頁，共37頁。,例 設計一個帶進位輸出端的十三進制計數(shù)器,解：分析：計數(shù)器無輸入邏輯信號，只有進位輸出信號，屬于摩爾型電路。C進位信號，C1為有進位輸出，C0為無進位輸出十三進制計數(shù)器應有13個狀態(tài)：,S,2,S,3,S,1,S,4,S,5,S,6,S,7,S,9,S,0,S,8,S,11,S,1,0,S,12,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/1

7、,第30頁，共37頁。,由于2,3,N2,4,所以取n=4,用4個觸發(fā)器，取0000 1100為 S,0,S,12,的編碼,Q,3,Q,2,Q,1,Q,0,S,0,0,0,0,0,0,0,S,1,0,0,0,1,0,1,S,2,0,0,1,0,0,2,S,3,0,0,1,1,0,3,S,4,0,1,0,0,0,4,S,5,0,1,0,1,0,5,S,6,0,1,1,0,0,6,S,7,0,1,1,1,0,7,S,8,1,0,0,0,0,8,S,9,1,0,0,1,0,9,S,10,1,0,1,0,0,10,S,11,1,0,1,1,0,11,S,12,1,1,0,0,1,12,狀態(tài)順序,狀態(tài)編

8、碼,進位輸出C,等效十進制數(shù),第31頁，共37頁。,畫出表示次態(tài)邏輯函數(shù)和進位輸出函數(shù)的卡諾圖:,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000/0,0111/0,0000/1,XXXX/X,XXXX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第32頁，共37頁。,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000/0,0111/0,0000/1,XXXX/X,XX

9、XX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第33頁，共37頁。,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000/0,0111/0,0000/1,XXXX/X,XXXX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第34頁，共37頁。,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000

10、/0,0111/0,0000/1,XXXX/X,XXXX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第35頁，共37頁。,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000/0,0111/0,0000/1,XXXX/X,XXXX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第36頁，共37頁。,Q,1,Q,0,Q,3,Q,2,0001/0,0010/0,0100/0,0011/0,0101/0,0110/0,1000/0,0111/0,0000/1,XXXX/X,XXXX/X,XXXX/X,1001/0,1010/0,1100/0,1011/0,00,01,11,10,00,01,10,11,第37頁，共37頁。,